AFE SoC系统构架工程师（数字方向）

1.负责与市场技术开发部和客户密切沟通，开展AFE SoC芯片需求开发和竞情分析；
2.负责与系统工程师和算法工程师合作开展AFE SoC芯片系统的设计和开发，包括定义整体构架和性能指标；负责数字部分，特别核心数字（如高性能数字滤波器、校准引擎、MCU核/DSP数据处理等）的微构架设计和技术选型；制定芯片的时钟、复位、电源管理、测试及可测性设计构架策略；进行系统建模与性能仿真，验证构架的可行性和最优性；
3.负责数字子系统和关键IP模块定义、IP选择、建立模型、评估系统性能及RTL设计，如数字滤波器，自适应校准，CORDIC算法；编写子模块设计规则文档，指导设计工程师；关键技术路径的预判和原型验证；
4.支持AFE SoC芯片系统集成和验证，为前端提供构架指导，确保模块间交互正确；与验证团队协作，制定验证计划和覆盖率目标，解决跨模块验证问题；参与芯片级仿真、原型验证、硅后调试、解决构架相关问题和ESL性能仿真相关工作；
5.功耗、面积和性能优化：从构架顶层制定低功耗方案，持续优化芯片面积和功耗；
6.技术指导与跨部门协助：指导中级和助理工程师，进行评审和技术分享；作为数字构架技术接口，与模拟设计、后端物理设计、软件、测试和检测协作，切边成功流片和量产；
7.负责编写输出各种报告，AFE SoC芯片数据使用手册的开发和维护。

职位要求：

1.本科及以上学历，集成电路、微电子学、通信工程、计算机科学等相关专业，10年以上数字IC设计经验，5年以上专注于AFE、混合信号SOC数字架构；
2.深厚的AFE领域知识，深刻理解模拟前端关键模块（PGA,ΣΔADC）、数字处理模块（DSP）及其交互；精通数字设技能，掌握 Verilog、System Verilog和C语言，精通数字前端工具链，掌握AFE SoC芯片前后端开发流程；熟悉各种传感器接口协议；
4.掌握ARM体系构架、RISC体系构架、DSP处理器构架；
5.掌握AMBA（AHB/APB等）总线，有高速总线接口开发经验者优先；
6.熟悉计算机体系结构，熟悉数字信号处理原理；
7.精通动态仿真和波形分析等EDA工具使用；
8.具备超强系统级建模能力，熟悉使用MATLAB/SIMULINK、Python或C/C++进行算法建模、构架探索和性能评估，能搭建原型进行系统级验证；具备丰富的低功耗设计和实现验证
9.较强的分析和解决问题能力，较强的英语读写能力。