岗位职责:
1、负责自研高速接口 IP(如 UFS、M-PHY、DP、MIPI、PCIe 等)的验证策略与验证计划制定,基于协议规范与设计架构识别关键风险点与 corner case;
2、负责基于 SystemVerilog/UVM 的验证环境开发,包括验证平台搭建、driver/monitor/agent/sequence/scoreboard 设计,以及参考模型、协议 checker、覆盖率模型的实现;
3、负责功能仿真、协议一致性验证及随机验证的执行与结果分析,通过覆盖率与错误注入等手段提升验证完整性,并推动问题闭环;
4、参与 FPGA 验证与板级调试工作,如 UFS/DP/DSI/PCIe 链路 bring-up、M-PHY/SerDes 参数调优,分析仿真与实测差异;
5、输出验证计划、验证报告及问题跟踪文档,持续改进验证流程、方法论与工具链。
任职要求:
1、本科及以上学历,电子、通信、计算机等相关专业;具备高速接口 IP(如 UFS、M-PHY、PCIe、DP、MIPI 等)验证或系统级调试经验者优先;
2、熟练使用 SystemVerilog,理解 UVM 或具备自研 testbench 能力,熟练使用 ModelSim/Questa/VCS 等仿真工具;
3、熟悉数字电路原理、总线协议及复杂状态机,具备从协议视角分析设计与验证问题的能力;
4、具备良好的英文阅读能力,可独立阅读英文协议规范与硬件 spec;
5、了解协议一致性测试(如 DP CTS、MIPI CTS、UFS CTS),熟悉 Python/TCL/Perl/Shell 等脚本语言者优先。