高级逻辑工程师

岗位职责：
1、 参与数字前端产品逻辑架构方案设计；
2、 负责FPGA软件开发，系统联试验证；
3、协助系统总体开展系统相关测试验证工作；
岗位要求：
1、具备相控阵数字DBF设计开发及调试经验；
2、掌握阵列多通道ADC或DAC同步技术；
3、掌握DDC、DUC设计开发；
4、具备JESD204B、JESD204C、aurora、SRIO等高速接口开发经验；
5、掌握ADC或DAC的应用原理以及数字接收机基础知识；
6、精通Verilog编程语言，熟练掌握xilinx FPGA编程开发环境的使用；
7、熟练阅读硬件原理图、PCB等设计文件；
8、具备一定的现场需求沟通能力，能够独立编写负责部分的逻辑方案与开发相关文档；
9、逻辑思维强，热爱电子产品设计与开发；关文档；
硬性要求：
1、电子、通信等相关专业；
2、10年以上FPGA应用开发工作经历、5年以上通信或雷达专业领域应用方面FPGA工程的独立开发工作经历；
3、具有V7、K7或更大规模FPGA的工程开发经历；
优先条件：
1 有军品电子行业工作经验优先；
2、有雷达、通信方向阵列接收机及信号处理等相关工作经历优先；
薪资福利：入职五险一金、年终奖2-6个月薪，司龄工资500元/月/增加1年、节假日福利礼金、生日福利礼金、年度体检、年度调薪及不定期项目调薪、加班补贴、出差补贴、餐补等。
上下班时间：工作日9：00--17：30，中午12：00--13：30为午休时间；周末双休。