高级硬件电路工程师

岗位职责：
1.FPGA硬件设计
主导基于 Xilinx FPGA 芯片（如 Kintex、Virtex、Artix 、ZYNQ系列）的原理图设计，包括芯片选型、电源电路、时钟电路、外设接口（PCIe、Ethernet、DDR、SPI、I2C 等）设计，确保原理图满足功能需求与可靠性标准；负责 FPGA 硬件方案评审，输出设计规范与技术文档。
2.Layout与AW管控
制定 PCB Layout 设计规范（含叠层规划、阻抗控制、SI/PI 约束），指导 Layout 工程师开展设计；负责 AW（Autorouter Wizard）检查，出具 AW 指示书（明确布线规则、DRC 检查标准、关键信号处理要求），审核 Layout 成果，解决布线过程中的硬件兼容性问题。
3.可靠性设计与优化
主导硬件产品的 EMC（电磁兼容性）、抗震动、热循环设计，通过器件选型（如抗震动电容、高温级芯片）、PCB 结构优化（如加强固定、散热敷铜）、热仿真分析（如使用 ANSYS Icepak）等手段，确保产品通过相关可靠性测试（如 EMC 测试、高低温循环测试、振动冲击测试）。
4.SOC与单片机开发协同
负责 SOC（如 Xilinx ZYNQ、NXP i.MX 系列）及单片机（如 STM32、GD32 系列）的硬件电路设计，配合嵌入式软件团队完成芯片外设驱动调试，确保软硬件接口匹配；参与 SOC 异构架构（如 FPGA+ARM）的硬件方案规划，提升系统性能。
5.设备整机技术管控与设计指导
负责设备整机的硬件技术审核，包括硬件系统集成方案（各 PCB 板卡间接口兼容性、电源分配合理性）、成本合规性、功能实现完整性审核；指导机箱结构设计（协同结构工程师确定机箱尺寸、材质选型、内部板卡固定方式，确保满足散热需求、抗震动标准及安装维护便利性）；主导工艺设计指导，制定设备生产工艺规范（如板卡装配流程、焊接工艺标准、整机调试步骤），优化可制造性与可维护性，确保设备级硬件系统从方案设计到量产落地的全流程管控。
6. 文档编写与测试落地
独立编写硬件设备设计方案书（含 PCB 板卡、整机系统的功能定义、技术选型、成本估算、进度计划）、单体测试方案（针对核心模块的功能 / 性能测试）及系统测试方案（整机联调、兼容性测试、可靠性测试）；跟进测试执行，输出测试报告并优化硬件设计。
7.硬件调试与问题定位
负责实验室阶段 PCB 板卡调试（使用示波器、逻辑分析仪、万用表、FPGA 下载器等工具）及现场（客户现场 / 项目部署现场）硬件故障排查，具备复杂问题（如信号完整性问题、电源纹波异常、可靠性失效）定位能力，输出解决方案并推动整改。
任职资格：
1. 本科学历以上，电子工程、微电子、自动化、通信工程等相关专业
2. 精通 FPGA 硬件设计原理，熟悉 Xilinx FPGA 芯片架构（如 CLB、BRAM、DSP、高速串行接口），能解决 FPGA 电源噪声、时钟抖动等关键问题。67
3.掌握 PCB 设计核心技术（叠层设计、阻抗匹配、EMC 优化、热设计），熟悉 PCB 制造工艺（如 HDI、埋盲孔、无铅工艺）。67
4.了解机箱结构设计基础（如材料力学、散热计算、防护等级设计），能与结构工程师协同输出符合工业标准（如 IP 防护、抗震动等级）的机箱设计方案。67
5.熟悉硬件生产工艺（如 SMT 贴片、波峰焊、整机装配），能识别工艺风险并提出优化方案，提升设备可制造性。67
6.熟悉硬件测试标准与方法（如 GB/T 17626 EMC 标准、GJB 150 环境试验标准），能使用示波器、逻辑分析仪、频谱分析仪等工具开展测试。67
7.了解嵌入式软件基础（如寄存器配置、驱动原理），能与软件团队高效协同，定位软硬件交叉问题。67
8.掌握硬件开发工具（Altium Designer/Cadence Allegro、Xilinx Vivado、Multisim 仿真工具）及版本控制工具（Git/SVN）。