更新于 11月14日

FPGA开发工程师

1.4-1.7万
  • 苏州虎丘区
  • 3-5年
  • 本科
  • 全职
  • 招1人

雇员点评标签

  • 同事很nice
  • 工作环境好
  • 人际关系好
  • 氛围活跃
  • 团队执行强
  • 管理人性化
  • 准时发工资
  • 实力大公司

职位描述

Verilog HDL计算机软件
工作内容:
1. 负责FPGA开发设计工作,确保项目按时完成;
2. 与团队成员有效沟通,共同推进项目进度;
3. 持续优化工作流程,提升设计效率和质量。
任职要求:
1.熟悉 Verilog/VHDL/SystemVerilog 设计,掌握 FPGA 设计流程;
2.能够独立完成 FPGA 平台搭建、关键 IP 功能验证、性能优化,并与芯片、后端和软件团队紧密协作;
3.具备基于以太网协议 FPGA 开发经验或安全子系统 FPGA 开发经验者优先。

工作地点

虎丘区苏州高新区

职位发布者

唐至立/人事经理

今日活跃
立即沟通
公司Logo中电金信软件有限公司
中电金信,是中国电子旗下成员企业,通过持续研发创新,参与国家重大工程,依托行业场景,构建金融级数字底座,打造全栈全域解决方案,提供领先的咨询、软件产品及开发、质量安全保障及运营服务,为金融及重点行业数智化转型及安全发展提供强大动能,并以中国数智化转型最佳实践服务全球。我们推崇开放包容的文化。在中电金信,你将和同样拥有热情和梦想的优秀队友一起合作、交流和学习,稳扎稳打不断提升,和团队一起助力国家重大工程项目。我们为你提供清晰的职业路径和不设限的发展机会,你将通过不同类型的项目不断成长,获得前所未有的荣耀感和使命感,和我们一起去创造数字时代的美好未来。
公司主页