职位描述
ASIC芯片设计主流EDA工具
岗位职责：
1 主导 SoC 关键子模块 / 子系统（如 CPU/MCU 核接口、AMBA 总线矩阵）的架构设计与逻辑实现；
2 负责需求分析、架构拆解，编写详细设计文档（Spec）、接口协议文档，主导设计评审；
3 独立完成高质量 Verilog RTL 编码，编写模块级测试用例，配合验证工程师完成功能验证与 Bug 修复；
4 主导模块级 / 子系统级综合、时序分析（STA），制定时序约束（SDC），解决复杂时序违规（如跨时钟域 CDC、长路径延迟）；
5 负责低功耗设计方案落地（UPF 约束编写、电源域规划、隔离 / 电平转换单元插入、门控时钟设计）；
6 参与芯片流片前全流程签核（DRC/ERC/LVS），确保设计交付物合规，支撑流片成功；
1 主导 SoC 关键子模块 / 子系统（如 CPU/MCU 核接口、AMBA 总线矩阵）的架构设计与逻辑实现；
2 负责需求分析、架构拆解，编写详细设计文档（Spec）、接口协议文档，主导设计评审；
3 独立完成高质量 Verilog RTL 编码，编写模块级测试用例，配合验证工程师完成功能验证与 Bug 修复；
4 主导模块级 / 子系统级综合、时序分析（STA），制定时序约束（SDC），解决复杂时序违规（如跨时钟域 CDC、长路径延迟）；
5 负责低功耗设计方案落地（UPF 约束编写、电源域规划、隔离 / 电平转换单元插入、门控时钟设计）；
6 参与芯片流片前全流程签核（DRC/ERC/LVS），确保设计交付物合规，支撑流片成功；
任职资格：
1 微电子学专业，本科及以上学历；
2 5年以上ASIC芯片设计经验，有参与过两款以上芯片成功流片经验；
3 熟悉主流EDA工具，如DC、PT、SPYGLASS、VC_STATIC等
4 熟悉Linux操作系统，熟悉TCL、Perl或Python编程；
5 具有团队合作精神，有责任感，积极主动，沟通能力强。
1 微电子学专业，本科及以上学历；
2 5年以上ASIC芯片设计经验，有参与过两款以上芯片成功流片经验；
3 熟悉主流EDA工具，如DC、PT、SPYGLASS、VC_STATIC等
4 熟悉Linux操作系统，熟悉TCL、Perl或Python编程；
5 具有团队合作精神，有责任感，积极主动，沟通能力强。
登录查看完整内容
工作地点
北京***********
公司信息
公司介绍
长沙金维集成电路股份有限公司简介长沙金维集成电路股份有限有限公司（原长沙海格北斗信息技术有限公司）成立于2013年，公司位于有着“星城”美誉的湖南省长沙市，以高精度、高灵敏度、高动态、高性能的基带射频一体化卫星导航定位芯片为核心，全面提供多源融合导航定位模块、整机综合应用产品和全芯片化解决方案，致力于成为以自主芯片为核心竞争力的世界顶级导航定位企业。公司高度重视研发与创新，依托广州无线电集团、嘉兴斗芯（上海科创投）、湖南高新创投三大战略投资方的雄厚产业和资本优势，组建了长沙、北京、广州三地协同的研发团队，与清华大学、重庆大学、中南大学、湘潭大学、长沙理工大学等高校就多个技术课题开展了广泛深入的合作。目前已申请150余项自主知识产权（其中发明专利60余项），先后承担和参与了6项国家级、14项省部级、20余项市区级科技、产业和人才计划项目，在全国性的芯片模块竞标中多次荣获第一名，并获得第十二届中国卫星导航年会“北斗卫星导航应用推进贡献奖—探索创新类”1项、2021年度卫星导航定位科技进步奖“特等奖”等省部级科技进步奖2项。
工商信息
企业名称 长沙金维集成电路股份有限公司
企业类型 其他股份有限公司(非上市)
法人代表 刘彦
经营状态 在营（开业）
成立时间 2013-06-18
注册资本 9676.4587万元
认证资质
营业执照信息
