更新于 今天

逻辑设计工程师

3-4万
  • 合肥蜀山区
  • 5-10年
  • 本科
  • 全职
  • 招1人

职位描述

计算机软件
岗位职责:
1.参与RDMA网卡相关需求分析与讨论,完成FPGA子系统或模块的规格定义与微架构设计 。
2.撰写模块子系统的设计文档,开发RTL代码,完成模块单元仿真 。
3. 配合验证团队完成仿真验证流程。
4.负责相应模块的逻辑综合,时序收敛,设计优化和上板调试 。
5.参与FPGA原型平台搭建与功能测试,配合软件团队完成软件开发和系统测试 。
任职资格:
1. 熟悉verilog,system verilog等编程语言,5年以上相关开发经验。
2. 熟悉Shell、TCL、Python等脚本语言及linux开发环境 。
3.熟练掌握VCS,Verdi,modelsim,Spyglass,Vivado,Quartus等工具。
4. 熟悉以太网,TCP/IP,RDMA等协议原理,有RDMA网卡/数通产品开发经验者。

工作地点

合肥蜀山区中德合作创新园10号楼

职位发布者

程女士/人事主管

昨日活跃
立即沟通
公司Logo天津大学合肥创新发展研究院
天津大学、合肥市经开区于2018年5月签订协议,共建天津大学合肥创新发展研究院(简称“合肥院”)。合肥院作为天津大学位于长三角地区的研发机构,融合天津大学优势学科、办学经验和国际合作的基础,聚焦汽车及内燃机、医工结合、集成电路设计、智能电网等科研领域,力争建成国内一流的技术创新、成果转化、产业孵化和人才聚集的产业创新中心,助力合肥综合性国家科学中心和“中国制造2025”试点示范城市建设。自成立以来,合肥院以共建协议为蓝本,积极推进各项工作展开,持续奠定战略合作的坚实基础。在政府的大力支持和两地建设者的共同努力下,合肥院将提供一个高起点、开放式、国际化的一流平台,热切期待济济英才不断开拓创新,聚焦国家重大需求,聚焦世界前沿科技,为国家和安徽省、合肥市社会经济发展提供产业支撑和人才智力支持。
公司主页