更新于 2月14日

FPGA工程师(研发部)

3-5万
  • 上海浦东新区
  • 5-10年
  • 本科
  • 全职
  • 招1人

职位描述

Verilog HDLVHDL电子/半导体/集成电路电子设备制造专用设备制造
岗位职责
• 负责公司芯片测试系统中测试功能板卡的FPGA逻辑设计、开发与优化,核心基于赛灵思(Xilinx)FPGA芯片开展工作,全程参与需求分析、方案设计、代码编写、仿真验证的完整研发流程。
• 熟练运用Verilog/VHDL语言进行FPGA逻辑编码,完成测试板卡相关逻辑模块、高速接口的开发与调试,包括但不限于DDR、PCIe、UART、SPI等接口,保障接口通信的稳定性与高效性。
• 配合硬件工程师完成FPGA板级调试,解决板卡研发过程中的信号完整性、时序约束、资源优化等问题,参与板卡性能测试与可靠性验证,确保产品符合芯片测试系统的整体要求。
• 协同嵌入式软件、测试工程师完成系统联调,实现FPGA与测试系统其他模块的协同工作,支撑芯片测试功能的落地与优化,提升测试系统的精准度与测试效率。
• 编写FPGA相关研发文档,包括设计说明书、测试报告、接口协议说明等,规范文档管理,保障研发成果的可追溯性与可维护性;参与FPGA开发流程规范化建设。
• 关注赛灵思FPGA芯片新技术、新方案,结合公司芯片测试业务需求,提出技术优化建议,推动研发技术升级与产品创新。
任职要求
• 学历要求:统招本科及以上学历,电子工程、通信工程、微电子、计算机、集成电路设计等相关专业,5年及以上FPGA研发相关工作经验(优秀应届生可酌情考虑)。
• 核心技能:熟练掌握Verilog/VHDL语言,具备扎实的FPGA逻辑设计基础,有赛灵思(Xilinx)FPGA芯片(如Kintex、Artix、Virtex系列)开发经验者优先,熟悉Vivado开发工具链。
• 接口开发:具备至少两种以上高速接口(DDR3/DDR4、PCIe、SerDes等)的独立开发与调试经验,掌握时序约束(XDC/SDC)与时序收敛方法,能有效解决时序违例问题。
• 专业能力:具备扎实的数字电路、模拟电路基础知识,了解芯片测试原理、半导体测试流程者优先;能熟练使用逻辑分析仪、示波器等工具进行板级调试与问题定位。
• 综合素质:具备良好的独立思考能力与问题解决能力,工作严谨细致,有较强的责任心与团队协作意识,能高效配合跨部门完成研发任务;具备良好的沟通能力与文档编写能力,乐于学习新技术、新业务。
• 优先条件:有芯片测试系统、测试板卡相关FPGA研发经验者;熟悉Tcl脚本编写、IP核定制化开发或HLS高层次综合技术者;了解部分可重配置(Partial Reconfiguration)技术者优先。

工作地点

上海浦东新区陆家嘴软件园-8号楼403室

职位发布者

林先生/人事招聘

刚刚活跃
立即沟通
公司Logo上海凌测电子科技有限公司
上海凌测是一家扎根于国内本土,拥有国内和美国研发力量的集成电路测试方案提供商,面向全球市场和客户。公司起步于2017年5月,并于2019年获批上海市高新技术企业,2021年获得专精特新企业称号。公司所处半导体行业是当前国内重点发展的行业,前景广阔。公司的使命是在集成电路测试领域,成为国内乃至全球最好的专业测试方案提供商。公司主要产品是ATE测试系统,应用于晶圆的die测试和芯片封装后的final test,主要客户群体是芯片设计公司和芯片封装测试厂。目前公司正处于快速增长期,急需有志人才加入公司,携手共创未来。公司将对新员工提供岗位技术培训,并提供富有竞争力的薪资待遇。
公司主页