职位描述
VHDLVerilog
职责:
在Xilinx的K7、Zynq平台下,完成逻辑开发、验证、仿真工作。主要实现串口、AD、GPIO等常用外设的逻辑功能,实现视频的输入、输出、缩放及拼接功能。
要求:
1、熟悉Verilog或者VHDL语言。
2、熟悉常用外设的逻辑开发。
3、独立完成过FPGA开发项目。
职位福利:五险一金、周末双休、绩效奖金
在Xilinx的K7、Zynq平台下,完成逻辑开发、验证、仿真工作。主要实现串口、AD、GPIO等常用外设的逻辑功能,实现视频的输入、输出、缩放及拼接功能。
要求:
1、熟悉Verilog或者VHDL语言。
2、熟悉常用外设的逻辑开发。
3、独立完成过FPGA开发项目。
职位福利:五险一金、周末双休、绩效奖金
登录查看完整内容
工作地点
西安*************************

工作地点

公司信息
北京亚美联技术有限公司西安分公司
未融资 · 100-299人 · 半导体/芯片
已审核
工商信息
企业名称 北京亚美联技术有限公司西安分公司
企业类型 有限责任公司分公司(自然人投资或控股)
法人代表 毛振华
经营状态 存续(在营、开业、在册)
成立时间 2024-03-29
注册资本 --
暂无内容
认证资质
营业执照信息
相似职位
FPGA开发工程师
1.5-2.5万 希诺麦田技术(深圳)有限公司
本科
1-3年
FPGA
Verilog
Quartus
Vivado
FPGA验证
芯片开发
FPGA算法
Modelsim
物联网
通信/网络设备
半导体/芯片
五险一金
节日福利
弹性工作
定期体检
周末双休
股票期权
早九晚六
FPGA开发工程师
1.6-2.3万·13薪 西安思丹德信息技术有限公司
本科
1-3年
Verilog HDL
高速ADC/DAC
雷达信号处理
8小时工作制
国家法定节日
五险一金
带薪年假
年度体检
员工旅游
节假日礼品
股权激励
绩效奖金
年终奖
加班补助
全勤奖
定期体检
节日福利
FPGA软件工程师
1.5-3万 西安捷泰电子科技有限公司
本科
1-3年
Verilog HDL
VHDL
FPGA逻辑设计
通信算法硬件实现
跨芯片协同开发
船舶/航空/航天/军工
五险一金
节日福利
绩效奖金
定期体检
不定期团建
生日慰问
结婚贺礼
项目奖
年终奖
周末双休
法定节假日带薪
带薪休假
晋升加薪机会
最新招聘
热门城市
热门职位
热门公司
沈阳兼职法务招聘
培训机构乐高机器人老师招聘
济宁市城市建设集团公司招聘
中山市临床医学事业单位招聘信息
人才市场普工现场招聘信息
福建活性炭招聘
酒集团后台招聘
上海bec招聘
佛山禅城工地招聘信息
物业收款招聘
吉林省沃岭生物科技有限责任公司
莎车县灿正综合商店
北京普尔斯特环保科技有限责任公司
河北恭瑞建筑工程有限公司
郴州海鑫贸易有限公司
乐至县印家面馆(个体工商户)
北流市衡衡桂林米粉店
神之手優選企業社
七里河区陇上拾味销售中心(个体工商户)
牡丹江市爱民区共顺电动车修理部(个体工商户)
博尔塔拉招聘
吉林市招聘
攀枝花招聘
丽江招聘
南京招聘
陵水招聘
黔西南招聘
枣庄招聘
衡阳招聘
昌都招聘
琼中招聘
阿里招聘
绥化招聘
广州招聘
哈尔滨招聘
舟山招聘
安庆招聘
海南州招聘
乌兰察布招聘
吉安招聘





