更新于 2月24日

数字IC设计工程师

1.8-2.5万·13薪
  • 北京昌平区
  • 经验不限
  • 本科
  • 全职
  • 招1人

职位描述

VerilogRTL实现数字电路数字前端设计数字芯片
【岗位职责】
1、完成模块级结构设计,RTL实现及相关工作;
2、协助芯片级架构设计、RTL实现及相关工作;
3、协助芯片综合、DFT、后端的设计和实现;
4、协助搭建仿真验证环境和FPGA验证环境;
5、协助芯片测试方案设计和支持芯片测试工作;
【任职资格】
1、熟悉verilog/system verilog语言及仿真工具;
2、有使用综合、lint、形式验证、静态时序分析工具的经验;
3、有较强的逻辑分析能力和debug能力;
4、本科以上学历,工作认真踏实、有较强的团队合作精神;

奖金绩效

年底13薪

工作地点

北京昌平区龙域中心A座

职位发布者

高女士/人事行政总监

立即沟通
公司Logo智毅聚芯微电子技术(天津)有限公司
智毅聚芯是一家集成电路设计企业,专注于高速高精度数模/模数转换器产品的研发与销售,我们的核心技术和产品为:16bit、14bit、12bit等系列高速高精度数模转换器,16bit、14bit、12bit等系列高精度模数转换器。产品主要应用于无线通信(2/3/4/5G)基站和手机、卫星、雷达、视频安防、智能汽车、各类医疗检测设备等工业及商业领域。智毅聚芯成立于2018年12月6日,孵化自清华大学电子系和清华大学天津电子信息研究院,研发团队均拥有10年以上工业界芯片设计和量产经验,始终坚持正向设计,自主创新,在国内AD/DA芯片设计开发领域具备先进水平。公司于2019年1月获得启迪之星、清研陆石的天使轮投资。2019年12月获得中芯聚源领投,清华大学天津电子信息研究院跟投的Pre-A轮数千万融资。经过近两年多的成长,智毅聚芯已经拥有发明专利、注册商标等多项知识产权,并被主为天津市高新技术企业,目前公司已进入快速发展阶段,诚邀有志于在半导体/集成电路领域发展的各界英才的加入,让我们一起迎接更美好的明天!
公司主页