更新于 1月14日

数字前端设计工程师(集成电路)

2-4万
  • 无锡新吴区
  • 1-3年
  • 本科
  • 全职
  • 招1人

职位描述

Verilog数字前端开发数字前端验证数字前端设计电子/半导体/集成电路
岗位职责:
参与芯片前端数字模块的设计开发,仿真,验证以及综合工作。
任职要求:
1. 微电子等相关专业本科及以上学历,良好的英文读,写能力。
2. 一年以上基于Verilog 和 RTL的芯片设计经验。
3. 熟悉数字电路设计流程,能独立完成模块设计。
4. 独立完成电路仿真测试计划及代码开发。
5. 能熟练使用Verilog XL, ModelSim, NC-Verilog, and VCS 。
6. 熟悉UNIX 环境和Shell 和其它脚本语言如Perl, Tcl。
7. 会使用版本控制和bug tracking工具。
8. 低功耗电路设计设计经验。
9、欢迎优秀应届生加入。
职位福利:定期体检、周末双休、定期团建、节日福利、五险一金、带薪年假、绩效奖金、年底双薪

工作地点

无锡市新吴区菱湖大道 111 号无锡软件园天鹅座C座20楼

职位发布者

潘女士/人事专员

三日内活跃
立即沟通
公司Logo江苏珞珈聚芯集成电路设计有限公司
江苏集萃智能集成电路设计技术研究所有限公司是江苏省产业技术研究院下属的由无锡高新区与集成电路领域***专家团队共建的研究所。研究所将围绕着集成电路设计核心技术的研发,集成电路设计优秀团队的引入和孵化,以及依靠资本力量扶持优秀集成电路领域创新企业等三个方面,开展高效的市场化运作;同时研究所还建设了集成电路产业服务平台,提供设计工具,测试,流片等一整套产业化服务。研究所期盼在集成电路领域拥有丰富成功经验的优秀人才的加入,共同为我国集成电路产业振兴,增强我国在集成电路领域的国际竞争力做出应有的贡献。
公司主页