cto电子电路嵌入式硬软件技术总监

一、岗位要求:
1.经验与交付
本科及以上（电子、自动化、计算机、通信等相关）。
8年以上嵌入式/硬件研发经验，3年以上研发团队负责人/技术负责人经验。
至少主导过 2个以上从0到1并交付（含试产/小批量/量产导入任一阶段） 的成熟产品/项目（不限行业，但必须可落地可交付）。
2.MCU“四大类”精通要求（必须能讲清“选型逻辑+落地方法”）
候选人需对以下四大类MCU/处理器体系具备体系化能力（至少精通其中2类，其余达到熟练）：
通用 MCU（ARM Cortex-M 体系）：驱动/RTOS/低功耗/外设与工具链
控制/DSP 类 MCU：高实时控制、PWM/ADC同步、控制环路、实时调试
低功耗/无线 SoC 类 MCU：BLE/Sub-GHz/LoRa等同类（协议栈集成、功耗策略、射频约束意识）
高性能边缘计算 MPU/SoC 类：Linux/多线程/高速接口/更复杂协议栈与系统工程化（不要求做“算法科学家”，但必须能把边缘计算工程化跑起来）
面试必须能回答：每一类的“优势/限制/成本/供货风险/开发周期/可维护性”，并能给出“平台化兼容策略”。
3.硬件“精通”具体定义（你可以直接拿来做筛选题）
候选人必须能够独立完成并审核以下工作：
原理图：分层架构、复用模块、关键电路设计（电源/接口/保护/时钟）、设计评审与问题整改。
仿真：至少能对电源环路/关键节点稳定性、关键接口边沿/反射风险、保护方案有效性进行工程验证或等效验证。
BOM：选型依据清晰（性能/可靠性/成本/交期/生命周期/替代），能建立器件库与编码规则。
PCB：叠层、阻抗控制、关键布线约束、回流路径、模拟/数字/电源分区、EMI/ESD/浪涌的工程落地；能输出可制造可测试设计。
可靠性：降额设计理念、热设计与散热路径、关键器件失效模式意识（至少能提出FMEA/风险清单）。
4.嵌入式软件“精通”具体定义
必须满足：
精通 C/C++（嵌入式），熟悉 GCC/Clang 或常用IDE工具链，能做性能/内存/实时性优化。
RTOS/裸机均可胜任：中断、DMA、任务、同步、时序、死锁/竞态排查、稳定性问题定位。
OTA、日志与诊断、设备状态机、配置管理、异常恢复至少具备成熟实践（能给出“线上故障如何定位与止损”的方法）。
5.通讯与传输（成熟产品基础能力）
必须熟练掌握并能工程化落地：UART/RS485、CAN、USB 或 Ethernet 中至少两类以上；并能做应用层协议与兼容策略。
能把“采集—计算—通讯—传输”闭环跑通：数据格式、缓存、重传、带宽评估、延迟评估、可靠性策略。
二、岗位职责:
1.系统架构与技术路线（必须能“拍板+落地”）
制定公司统一的嵌入式平台路线：MCU/MPU选型策略、板级架构、功耗/性能预算、实时性与可靠性指标体系。
建立“硬件—固件—通信—边缘计算—上位机/云（可选）”的模块化架构：可复用、可裁剪、可测试、可量产。
关键技术决策：接口与总线、数据通路、同步与时间戳、协议栈与远程管理、安全与OTA、日志与诊断。
2.硬件研发全流程（从0到1+量产导入）
主导/审核：系统原理图架构、电源树、时钟/复位、隔离/保护、接口、传感采集链路、关键器件降额与可靠性设计。
必须精通：
原理图设计/绘制规范与评审（可读性、分层、命名、注释、可测试性）
电路仿真与验证（SPICE/等效模型/关键电源环路、接口边沿/ESD保护思路）
BOM选型与替代（成本/生命周期/交期/二供/国产替代策略）
PCB设计与约束（叠层、阻抗、回流路径、分区分割、EMI/EMC、热设计、DFM/DFT）
关键链路仿真/评估（SI/PI/热/EMI的工程化方法，至少能给出可执行整改路径）
面向交付：试产问题闭环、产测与工装治具协同、工艺窗口与一致性控制。
3.嵌入式软件体系（驱动→系统→应用→可维护）
建立固件架构：HAL/驱动层、OS层（RTOS/或Linux）、中间件层、业务层；统一代码规范、模块边界与接口。
关键能力必须具备并能主导实现/评审：
设备驱动与外设：GPIO/ADC/DAC/PWM/Timer/DMA/I2C/SPI/UART/CAN/USB/Ethernet
实时系统：中断设计、任务调度、同步互斥、内存管理、看门狗、异常处理、性能分析
可靠性：日志与追踪、故障码体系、健康监测、自检与降级策略
OTA：Bootloader、A/B分区或容错升级、回滚策略、版本与兼容性策略
安全：基本安全启动/固件签名校验/关键数据保护（按需求分级即可）
建立软件工程化：单元测试/集成测试、静态分析、CI构建、版本发布与回归体系。
4.边缘计算与数据通路（采集—计算—通讯—传输）
建立边缘侧数据通路：采样与同步、预处理（滤波/特征/压缩）、实时计算/推理（可选）、缓存队列、传输策略、断点续传。
建立设备管理能力：配置下发、状态机、心跳、远程诊断、数据上报与本地存储策略。
通讯与协议：至少能主导两类以上链路（有线/无线任意组合），并能做应用层协议与兼容策略设计。
5.研发管理与团队建设（CTO必须项）
建立研发流程：需求→方案→评审→开发→测试→试产→量产导入；明确里程碑、风险清单、质量门禁。
输出标准化文档体系：架构文档、硬件设计说明书、固件设计说明书、测试计划与报告、BOM/变更记录、量产资料包。
组织团队能力建设：技术培训、代码/设计评审制度、知识库与复用组件沉淀。
三、特殊无试用期（优先录用项）
1.有EMC/EMI整改经验（能看懂问题、能指导布局布线与滤波整改、能组织复测闭环）。
2.有量产体系经验：产测程序/治具、工艺可制造性、版本一致性、变更管理（ECR/ECN思路）。
3.有安全体系经验：安全启动/固件签名、密钥管理基本实践。
4.有跨团队协作经验：结构、工艺、供应链、质量、售前/售后联调与客户现场问题闭环。
四、降低薪资录用项
1.只会“写代码”或只会“画板子”，无法对端到端交付负责。
2.没有真实量产/试产/交付闭环经验（只做过实验室Demo）。
3.不能清晰解释：选型逻辑、关键风险、质量门禁、工程化方法（答不出“怎么把它做稳定、做可维护、做可复制”）
五、入职交付期望（90/180/365天）
1.30天，输出：技术路线图、平台架构、硬件/固件规范与评审清单、版本管理规则；梳理现有工程问题清单并完成第一轮整改闭环。
2.60天，建成：可复用的嵌入式软件框架（驱动/OS/通讯/OTA/日志）；建立硬件器件库+BOM替代策略；形成标准测试体系与产测思路。
3.90天，完成：至少1个方向形成成熟“可复制交付包”（硬件资料包+固件发布体系+测试报告模板+试产/量产导入流程）。
六、能力项
1.电路：采集+通讯+供电场景，熟练画出系统框图、电源树与保护策略，并说明PCB分区与回流路径。
2.固件：设计一个“采集→滤波→打包→传输→断线重连→日志追踪→OTA”的软件架构与状态机。
3.工程化：描述“现场偶发死机/数据丢包/EMI超标”，具备出定位手段与复测闭环方案。
4.选型：在四大类MCU/MPU中做取舍，解释：开发周期、成本、供货、功耗、实时性、可维护性与风险。