【工作地：北京】 DFT可测性设计（数字电路）

职位名称 : DFT – Testing良率工程师
职位描述 :
1. DFT Pattern 交付流程开发
基于Tessent/TetraMAX工具产生的STIL Pattern, 维护现有FLow交付给ATE机台, 保证给ATE机台的Pattern Quality
利用脚本批量Parsing和抽取最终Pattern的KPI : Coverage, Pattern count, data Volume.
2. 良率提升
针对芯片测试的Failure, 具备debugging的能力, 找到芯片失败的原因; 通过大量diagnosis的结果, 可以具备数据统计的能力, 利用Python/Perl脚本找到最有可能导致芯片失败的原因;
3. 协助解决silicon测试过程中遇到的各种问题, 如ATPG Pattern, 如ATE Setting或Process issue, Design issue等.
4. 技术文档, 编写pattern 交付SOP, 维护FLow.
5. 通过跟TE沟通, 优化测试FLow, 降低测试成本和减少人力, 保证Pattern Quality.
5. 研究先进的DFT技术, 可以减少Test Cost, 减少DPPM和提升Yield.
任职资格如下
1. 微电子、电子工程、计算机科学或相关专业，本科及以上学历。
2. 熟悉ATE机台测试原理, 熟悉扫描链设计、ATPG、MBIST、Test Compression（如EDT、ProVision）等DFT技术。
3. 熟悉Synopsys DC/DFTC/TetraMAX/VCS 或Mentor Tessent平台的使用
4. 熟悉脚本语言开发：Makefile/Tcl/Perl/Python等
5. 加分项: 具备良好的英文交流技巧和Presentation经验
6. 加分项 : 熟悉PrimeTime或Tempus工具，具备时序约束（SDC）开发经验。
7. 具备认真细致的工作态度，对测试技术充满好奇心，勇于承担责任，乐于帮助同事