岗位职责：
1、根据设计规格制定IP/子系统的验证策略和验证计划；
2、根据需求参与搭建验证环境和流程，编写验证用例，完成验证signoff和后仿工作；
3、熟练掌握SystemVerilog，UVM，Python，C/C++等方法学和语言，有使用SV进行编写参考模型、断言、功能覆盖率代码；
4、耐心细致，有很强的团队合作意识
任职要求：
1、电子工程、微电子或相关学科学士或硕士学位；
2、3年及以上工作经验；
3、熟悉SystemVerilog,UVM，Formal等验证方法学；
4、熟练使用以及VCS、Verdi等相关EDA工具；
5、了解C/C++/Python者优先；
6、正直诚信，有较好的沟通能力和团队协作能力，有相关经验优先