更新于 2026-03-04 01:30:41

FPGA开发人员

1.5-2万
  • 西安雁塔区
  • 1-3年
  • 本科
  • 全职
  • 招2人

职位描述

电路设计FPGAVerilogVHDL
【能力需求】:
1.通信工程、电子信息研究生学历或重点大学本科学历;
2.熟练掌握无线通信、移动通信和通信网络的原理,负责或参与过无线通信系统(如5G基站、宽带网络电台、或卫星通信终端)研发、具有2年以上的研发经历;
3.熟练掌握民用或专用通信体制的物理层实现方法,具备编码能力,熟悉开发规范和开发流程;
4.以下能力至少满足一项:
(1)熟练使用Verilog或其它逻辑开发语言;
(2)熟练使用Matlab/SimuLink进行无线通信的仿真工作;
(3)掌握硬件原理图设计或PCB布线的软件工具;
5.能够撰写通信系统研发周期内的各类文档,熟练使用源代码管理工具和办公软件;
6.良好的沟通能力、团队协作能力、学习能力;
7.工作踏实、吃苦耐劳、认真细心,具有保密意识,能时刻保障团队利益。
【任职要求】:
1.根据项目需求,编写系统设计方案、测试方案、及相关文档。
2.完成团队科研项目的开发工作,包括(但不限于)软件代码编写、单元测试、模块测试、系统联调等。
3.编写各个阶段的测试报告、总结报告及相关文档。
4.能指导新研究生的开发工作。
5.根据科研项目需要,能够短期出差。
6.遵守团队的各项管理制度,完成团队领导安排的其它任务。
【薪资和工作时间】:
1.薪资:在符合团队要求条件下,年薪不低于30万元,能力突出者待遇可面谈。
2.福利:签订正式聘用合同后,在符合学校政策的条件下,享受学校福利待遇;享受团队为团队成员发放的福利;
3.假期:除了国家法定节假日外,额外享有学校的寒假和暑假;
4.工作时间:周一到周五,上午:8:30~12:00,下午:14:00~18:00 为固定工作时间。如遇特殊情况(如课题验收、实验室参观等),节假日需要加班配合;
5.试用期:试用期三个月,表现优秀者可提前转正。
6.年终奖:每年的春节前,发放上一年度的年终奖,绩效突出者享受额外奖励。

工作地点

雁塔区西安电子科技大学北校区

职位发布者

周静/科研助理

三日内活跃
立即沟通
公司Logo西安电子科技大学
西安电子科技大学是以信息与电子学科为主,工、理、管、文多学科协调发展的全国重点大学,直属教育部,是国家“优势学科创新平台”项目和“211工程”项目重点建设高校之一、国家双创示范基地之一、首批35所示范性软件学院、首批9所示范性微电子学院、首批9所获批设立集成电路人才培养基地和首批一流网络安全学院建设示范项目的高校之一。学校现有2个国家“双一流”重点建设学科,2个国家一级重点学科(覆盖6个二级学科),1个国家二级重点学科,34个省部级重点学科。全国第四轮一级学科评估结果中,3个学科获评A类。
公司主页