资深底层系统与异构计算工程师（软硬件协同 / SmartSSD 方向）

职位名称：资深底层系统与异构计算工程师（软硬件协同 /
SmartSSD 方向）
项目简介
某前沿 AI 基础设施项目，致力于研发基于 SmartSSD（FPGA + NVMe）的近存计算加速系统。
现需招募具备“软硬件全栈”能力的资深系统工程师，负责从底层 Linux 驱动、PCIe P2PDMA 数
据链路打通，到上层 XRT 框架集成，以及底层 FPGA 硬件加速算子的协同开发与交付。
岗位职责（具体交付任务）
任职要求
加分项
1. 底层驱动与数据链路开发：基于 Linux 内核开发与调试 PCIe/NVMe 驱动，主导打通
SmartSSD 与其他 PCIe 设备（如 NVMe SSD、网卡）之间的 P2PDMA（Peer-to-Peer
DMA）直通链路，实现 Zero-Copy。
2. 异构计算框架集成：使用 C/C++ 与 Xilinx XRT（Xilinx Runtime）框架，开发 Host 端控制程
序，管理 FPGA 内存分配（如 P2P Buffer、Host Pinned Memory）与任务调度。
3. FPGA 硬件逻辑开发与优化：使用 C/C++ HLS 或 Verilog，参与或主导 FPGA 内部数据通路
（AXI）及硬件加速算子（如向量距离计算、排序网络）的开发与时序收敛。
4. 软硬件协同设计与联调：定义软硬件交互接口（CSR、中断、DMA 描述符），使用系统级工
具（如 ftrace、BPF）与硬件工具（Vivado ILA）进行端到端的全链路性能 Profiling 与 Bug
修复。
1. 学历与经验：计算机、电子工程等相关专业本科及以上学历，具备丰富的软硬件协同开发经
验，能够胜任从驱动到 FPGA 的跨界开发任务。
2. 编程语言（硬性要求）：精通 C/C++ 系统级编程；熟悉 Verilog/SystemVerilog，具备一定
的 RTL 读写与硬件微架构理解能力。
3. 内核与驱动（硬性要求）：熟悉 Linux 内核架构，具备 PCIe、NVMe 驱动开发与调试经验；
熟悉 IOMMU、DMA 映射，有 PCIe P2PDMA 实际开发经验者优先。
4. 异构计算生态（硬性要求）：熟悉 Xilinx Alveo 加速卡或 SmartSSD 开发流程，具备 Xilinx
XRT 框架实际使用经验，熟悉 OpenCL/C++ API 及底层内存管理机制。
5. FPGA 开发能力：熟悉 Xilinx Vivado/Vitis 工具链，具备 C/C++ HLS（高级综合）开发经
验，熟悉 AXI 总线协议（AXI-Lite, AXI-Stream, AXI-MM）。
1. 熟悉 SPDK 用户态存储框架或 RDMA/RoCEv2 网络协议。
2. 了解向量检索算法（IVF-PQ、HNSW）或大模型 RAG 业务逻辑。