硬件测试工程师

工作职责
1. 主导DDR5、100G以太网等高速硬件的架构方案设计，完成原理图开发、关键器件选型及BOM清单梳理。
2. 负责高速信号SI/PI完整性仿真，制定PCB设计约束规则并优化走线，解决眼图劣化、信号抖动、阻抗失配等问题。
3. 开展服务器/网络设备单板、背板的高速接口调试与故障定位，推进EMC兼容性整改工作。
4. 跟踪DDR5、100G以太网前沿技术动态，输出标准化设计规范、测试方案及技术文档。
5. 协同软件、固件及测试团队，保障项目从研发到量产的全流程高效落地。
任职要求
1. 电子工程、通信、微电子等相关专业本科及以上学历。
2. 10年以上高速信号硬件开发经验，深度掌握DDR5内存接口的开发与调试技术。
3. 具备100G以太网高速链路、Serdes信号的设计、仿真及量产落地经验。
4. 熟练使用Cadence、Sigrity、HFSS等高速仿真与PCB设计工具。
5. 精通高速传输线理论、S参数、IBIS-AMI模型及PDN电源完整性设计。
6. 能独立完成高速硬件疑难问题排查，有服务器、交换机或网络硬件开发经验者优先。