更新于 3月26日

FPGA开发工程师(RD06)

1-1.5万
  • 济南历城区
  • 1年以下
  • 本科
  • 全职
  • 招1人

雇员点评标签

  • 同事很nice
  • 工作环境好
  • 团队执行强
  • 氛围活跃
  • 人际关系好
  • 管理人性化
  • 非常锻炼人
  • 扁平化管理

职位描述

Verilog HDL
岗位职责:
1、参与公司FPGA有关的产品的方案设计,器件选型等工作;
2、参与公司FPGA有关产品的开发、仿真、调试和维护工作。

任职资格:
1、熟练使用Verilog编程语言;
2、熟悉FPGA芯片架构,时序约束等基础概念;
3、了解FPGA开发流程,能够使用ISE、VIVADO或者Quartus等软件;
4、英语读写能力良好(CET-4以上),熟练阅读专业相关的技术资料;
5、性格稳重,善于沟通合作,能承受一定的工作压力。

工作地点

济南历城区侨梦苑2号楼13层

认证资质

营业执照信息

职位发布者

江宇琪/HR

昨日活跃
立即沟通
公司Logo浙江宇视科技有限公司
浙江宇视科技有限公司(uniview),是全球AIoT产品、解决方案与全栈式能力提供商,以“ABCI”(AI人工智能、BigData大数据、Cloud云计算、IoT物联网)技术为核心的引领者。宇视2011年成立,在创建第7年(2018年)做到全球第4位,研发技术人员占公司总人数约50%,在中国的北京、杭州、深圳、西安、济南、天津、武汉设有研发机构,在桐乡建有全球智能制造基地。截至2024年底,宇视专利申请总数4700余件,发明专利占比约80%,涵盖了光机电、图像处理、机器视觉、大数据、云存储等各个维度。我们每年将10%左右的营收投入研发,为可持续发展提供有力支撑。宇视推出AIoT大型操作系统IMOS,交付的产品方案覆盖全球200余个国家和地区,3000余个城市。截至2024年底,宇视参与建设平安工程990余个,智能交通项目580余个,智慧城市570余个,平安高校700余所(88%一流高校,80%一流学科高校,90%教育部直属高校),45个城市的210余条地铁线路,90余个机场,大型企业600余家,三甲医院300余家,高速公路450余条,470余个地标性商业综合体建筑。明天的世界,正在今天被工程师改变,宇视为《流浪地球2》提供设备与技术支持,交付了423件产品。在几乎中国所有重大峰会(APEC、G20、上合、金砖)、历史时刻(人大、两会)、国际体育赛事(北京冬奥会、杭州亚运会)的场景都有宇视的守护。
公司主页