FPGA逻辑开发工程师

岗位职责：
1.需求分析与方案设计： 参与FPGA相关模块或系统的需求分析，进行FPGA架构设计、资源评估、关键技术选型（器件、IP核、接口方案等），并制定详细设计文档。
2.RTL设计与实现：
（1）使用硬件描述语言（HDL：Verilog HDL 或 VHDL）进行模块级或系统级的寄存器传输级（RTL）设计、编写清晰、可综合、可维护、可复用的代码。
（2）根据需求进行逻辑功能实现（如：数据处理流水线、状态机、控制逻辑、接口协议实现、算法硬件加速等）。
3.功能仿真与验证：
(1)制定验证计划和测试用例。
(2)使用仿真工具（如 ModelSim, QuestaSim, VCS, Xcelium 等）进行RTL级功能仿真、时序仿真（后仿）。
(3)搭建和优化基于UVM（Universal Verification Methodology）或类似方法的验证平台（适用于复杂设计或需要高级验证技术的岗位）。
(4)使用SystemVerilog等语言编写测试平台（Testbench）和测试用例。
(5)进行覆盖率（Code Coverage, Functional Coverage）收集与分析，确保验证充分性。
4.综合、布局布线与时序分析：
(1)使用FPGA厂商工具（Xilinx Vivado, Intel Quartus Prime）进行综合（Synthesis）、布局布线（Place & Route）。
(2)定义和约束时序（Timing Constraints），进行静态时序分析（STA），识别并解决时序违例（Timing Violation），确保设计满足时序要求（Timing Closure）。
(3)分析并优化资源利用率（LUT, FF, BRAM, DSP Slice）和功耗。
5.板级调试与测试：
(1)将生成的Bitstream文件下载到目标FPGA开发板或产品中进行调试。
(2)编写测试脚本辅助自动化测试。

任职要求
1.学历专业： 电子工程、微电子、通信工程等相关专业本科及以上学历。
2.编程语言：熟悉至少一种硬件描述语言（HDL）： Verilog HDL 或 VHDL。理解可综合子集与仿真结构。
熟悉至少一种验证/测试平台语言： SystemVerilog（特别是用于验证的特性）或 VHDL 的验证库，或 C/C++（用于协同仿真/测试）。
3.EDA工具： 熟练使用至少一家主流FPGA厂商（Xilinx 或 Intel/Altera）的开发工具套件（Xilinx Vivado / ISE, Intel Quartus Prime）进行设计、综合、实现、调试。
4.仿真工具： 熟练使用至少一种主流仿真工具（如 ModelSim/QuestaSim, VCS, IES, Riviera-PRO）进行RTL仿真和调试。
5.时序约束与分析： 理解时序概念（建立时间/保持时间、时钟偏斜、时钟抖动、关键路径），能编写基本的时序约束（SDC），并能使用工具进行STA分析。
6.调试能力： 具备较强的逻辑思维能力和问题定位能力，能熟练使用ILA（Integrated Logic Analyzer）/ChipScope/SignalTap等片上调试工具以及外部逻辑分析仪进行板级调试。

经验要求：
3年及以上独立负责FPGA模块设计、实现、验证和调试的经验。
优先考虑条件 ：有雷达信号处理、高速测试测量仪器（高速示波器、逻辑/协议分析仪）开发经验者。