工作描述:
1.根据工艺整合工程师(PIE)、模型(SPICE)以及其他职能部门要求,进行Testkey以及SRAM版图设计。
2.负责Testkey以及SRAM版图的DRC验证使之满足设计要求,按时完成Tape-out。
3.协助各职能部门进行JDV。
4.负责相关说明文档的攥写。
学历要求:本科及以上
外语要求:CET4及以上
专业要求:理工类相关专业
工作经验:一年以上版图工作经验。熟悉Cadence Virtuoso/Laker/Aether等版图绘制软件。熟悉PCM/WAT/SRAM版图结构。了解Tape-out流程。了解半导体制造工艺流程。
职位福利:五险一金、补充医疗保险、加班补助
职位亮点:免费班车,住房补贴,餐费补贴