岗位职责:
1、架构定义与 SI 闭环: 主导 MEMS 差分开关的高速通道预算与设计规则(阻抗控制、串扰、模式转换)。利用 HFSS/CST 进行全路径 3D 电磁场建模,并实现高精度的“仿真-实测”数据对齐。
2、先进封装协同设计 (Co-design): 负责“MEMS 裸芯 + 驱动芯片”的联合封装架构。主导基板层面的互连拓扑,评估高频寄生参数对 SI/PI 的影响,输出封装规格书及可测性(DFT)要求。
3、高速测试与去嵌体系: 深入洞察 ATE 及 SoC 客户系统架构;利用 VNA、TDR 及示波器完成产品 Bring-up;定义高频误差预算,主导去嵌(De-embedding)与校准流程的设计与实施。
4、可靠性与量产体系: 基于产品失效机理,建立系统级应力矩阵(HTOL/TC/ESD等);主导 FA(失效分析)闭环,并将可靠性标准转化为量产 CP/FT 的控制计划。
任职要求:
1、硕士及以上学历,电子、微电子、通信或电磁场相关专业,5 年以上大中型半导体企业高速 SI/PI 或封装设计经验。
2、深刻理解高速数字通信原理,必须精通 MIPI (C-PHY/D-PHY)、PCIe Gen4/5、SerDes、LPDDR 等类协议。
3、熟练使用 H**S、C*T、A*S 等 3D 电磁与频域/时域仿真工具,有处理复杂 3D L****t 模型的实战经验。
4、具备高级芯片封装(BGA/LGA/Flip-Chip等)工程经验;精通高频仪器实操及 AFR 等去嵌算法。