FPGA中级工程师

岗位职责：
负责通信、导航、雷达、信号处理等领域的核心算法在FPGA上的工程化实现，完成算法到RTL代码的映射与优化；
根据系统需求，进行FPGA逻辑架构设计、模块划分与接口定义，编写高质量的Verilog/VHDL代码；
独立完成算法模块的定点化分析、资源评估、时序优化与功耗控制，确保实现满足性能与资源约束；
负责FPGA设计全流程，包括逻辑综合、布局布线、时序分析、规则检查、逻辑验证及板级调试；
参与算法与硬件协同设计，与算法、软件、硬件团队紧密配合，完成系统集成、联调与问题定位；
撰写相关设计文档、测试报告及技术规范，参与技术评审与知识沉淀。
任职要求：
学历专业：计算机、电子信息、通信工程、自动化等相关专业，本科及以上学历；
经验要求：2年以上FPGA独立开发经验，具备算法类项目（如通信基带、雷达信号处理、导航、高速数据采集等）实际开发经历；
语言与工具：熟练掌握Verilog/VHDL，精通Modelsim/Vivado/Quartus等开发工具，熟练使用MATLAB进行算法建模与验证；
时序与验证：深入理解静态时序分析（STA）、时序约束编写与优化方法，具备FPGA仿真验证、规则检查及板级调试能力；
器件与资源：熟悉Xilinx（如Zynq、UltraScale+）或Altera/Intel（如Cyclone、Arria系列）FPGA架构，深入理解LUT、DSP、Block RAM、收发器等资源的使用与优化；
协议与接口：具备接口逻辑设计与调试经验；
综合素质：具备较强的逻辑思维能力与学习能力，能够快速理解新算法并高效工程化落地；性格开朗，具备良好的团队协作意识、沟通能力与责任心。
加分项：
有无线通信物理层或雷达信号处理链实现经验；
熟悉HLS（高层次综合）或MATLAB HDL Coder流程；
熟悉常见高速接口协议（如JESD204B、PCIe、Gigabit Ethernet、LVDS等）；
有Zynq SoC平台开发经验，熟悉ARM与FPGA协同设计；
具备Python/Tcl脚本能力，可搭建自动化验证或开发流程。