数字后端工程师

一．职责描述：
1. 负责芯片后端平台、流程开发
2. 负责全芯片级CHIP_TOP的物理实现
3. 负责从RTL2GDSII、布局布线，电源网络设计，时序收敛，功耗分析，物理验证等
二．任职要求：
1.项目工艺最小支持5nm，以12/22/28nm为主，偶有40nm项目，有相关工艺经验优先考虑
2. 具有复杂数字后端设计的RTL2GDS工作经验
3. 具备完整的芯片Tapeout经验，后端布局规划（全芯片级)
4. 熟悉STA静态时序分析及低功耗设计与分析.
5. 物理验证能力LVS/DRC/ERC/LVL/RTO/ANT/LUP
6. 具备熟练的脚本技能（比如TCL，Perl，Python，及后端设计flow)
7. 熟练Cadence P&R后端工具Innovus 40/28/22/12 / 7nm工艺节点，从Netlist到GDSII的整个后端流程的经验（Floorplaning, Power Planning, Placement & Optimization, CTS，Routing，ECO，RC/Spef，STA)
8. 熟悉关于OCV，LVF等先进工艺sign off技术
9. 为人本分、正直、守信，有责任心和团队合作精神，有较强抗压能力