存储Layout开发工程师职位

职位职责
1. 参与芯片Floor Plan评估与规划，主导PAD location规划及Power line routing设计与验证。
2. 独立完成定制化存储单元（如NAND Flash）版图设计，包括：
- 根据Design Rule文档设计Cell内部结构，构建Mini Array；
- 开发存储单元周边模块。
3. 使用Virtuoso完成模块级版图设计，优化走线、匹配性、ESD、Latch-up等性能，反馈电路设计问题。
4. 主导PDK开发与评估.创建PDK/PCELL、编写工艺文件（tf/map/display）。
5. 编写calibre DRC LVS commandfile。
6. 搭建版图设计环境，开发自动化脚本（Shell/Python/Skill等）提升效率。
7. 负责芯片Tape-out全流程支持，确保版图交付符合流片要求。
8. 版图团队管理工作。
任职要求
1. 本科及以上学历，微电子、电子工程、物理等相关专业；
2. 10年以上版图设计经验，熟练掌握Virtuoso工具及Full Custom设计流程；
3. 具备NAND Flash版图设计经验，能从Cell底层独立完成Array构建；
4. 熟悉PDK开发流程，能编写DRC/LVS规则文件（Calibre验证经验必备）；
5. 掌握至少一种脚本语言（Python/Perl/Skill/Shell等），具备自动化开发能力；
6. 熟悉先进工艺节点（如28nm及以下）者优先，了解P&R流程者加分。