岗位职责 ◆ 负责FPGA PL端信号链开发:ADC数据采集→多级滤波→数字解调→波形生成→DAC输出全链路实现 ◆ 设计高速JESD204B/C接口(≥500MSPS ADC驱动),优化时序收敛(600MHz+时钟域) ◆ 开发AXI总线交互系统,实现PS-PL端≥1GB/s数据吞吐 硬性技能: u 掌握SystemVerilog(参数化IP核开发能力) u 熟悉Vivado全流程开发(IP Integrator、Timing Closure) u JESD204B协议栈开发(确定性延迟≤1ns) u 数字信号处理模块:CIC/FIR滤波器(带外抑制≥90dB)、DDS波形生成(SFDR>90dB