一、工作职责
1、制定验证方案/验证策略
2、根据架构文档及自研 ISA 手册,拆分 featurelist 和测试点,构建功能覆盖率
3、环境开发用 SystemVerilog/UVM+ 参考模型,构建模块- 子系统级验证环境。
4、开发可复用的 GPGPU VIP:Global/Shared Memory 模型、Warp Scheduler Checker、Barrier&Atomic 操作监视器、Scoreboard。
5、编写定向/受约束随机/基于机器学习生成的 Compute Kernel 测试;在仿真、硬件仿真器(PalladiumvZebu)、FPGA 原型、Silicon 上执行
6、引入真实 AI 工作负载(GEMM、Convolution、Flash-Attention、LLM 推理)做性能-功能交叉验证。
7、利用波形、断言、覆盖率、形式化工具(JasperGold,VCFormal)快速定位 Wap 级死锁、SIMT 分歧、原子顺序、地址映射错误。
8、与 RTL/微架构/驱动/编译器团队协同调测。
二、任职要求:
1、微电子、电气 / 计算机工程或计算机科学专业本科或硕士学位。
2、4-8 年数字 IC 验证背景,具有 IP/SOC 验证和流片经验。
3、有 Verilog、SystemVerilog、SVA 等方面的经验,熟悉SystemVerilog、SVA和UVM
4、具备独立搭建验证环境的能力;了解指令集的验证、熟悉VC Formal
工作地点:北京/上海/深圳/西安