数字芯片设计工程师

职位描述：
1. 负责数字芯片模块的需求分析、架构设计、RTL编码（Verilog/VHDL），完成模块级设计文档、编码规范的撰写与维护。
2. 参与芯片前端设计全流程，包括模块集成、功能仿真、时序分析（STA）、形式验证（FV），定位并解决设计中的功能、时序问题。
3. 配合验证工程师搭建仿真环境、制定测试计划，协助完成模块级、系统级验证，确保设计符合需求规格。
4. 配合后端设计团队（布局布线），提供合理的时序约束、物理约束，参与后端时序签核（Sign-off），解决前后端协同中的设计冲突。
5. 跟踪芯片流片（Tape-out）过程中的设计相关问题，参与流片后芯片测试（FT）、失 效分析（FA），推动设计迭代优化。
6. 关注行业前沿芯片设计技术、EDA工具发展，将新技术、新方法应用于实际设计工作，提升设计效率与芯片性能。
7. 参与跨团队协作（与算法、软件、测试等团队），对接设计需求，同步设计进度，确保项目按计划推进。
任职要求
1. 学历与专业
本科及以上学历，通信工程、电子工程、计算机科学与技术、等相关专业；高级岗位优先考虑硕士及以上学历，或具备丰富行业经验者。
2. 工作经验
• 中级：3-5年数字芯片前端设计经验，具备独立完成模块设计、时序分析的能力，有流片经验者优先。
• 高级：5年以上数字芯片前端设计经验，主导过核心模块或整颗芯片的设计与流片，具备架构设计与技术难题攻关能力。
专业技能
1. 精通Verilog/VHDL硬件描述语言，具备规范的编码习惯，能够独立完成复杂模块的RTL设计与调试。
2. 熟悉数字芯片前端设计流程（需求分析→架构设计→RTL编码→仿真→综合→时序分析→签核），掌握核心设计工具。
3. 熟练使用EDA工具：Synopsys（VCS、DC、PT、Formality）、Cadence（Xcelium、Innovus）等，能够独立完成功能仿真、时序分析与形式验证。
4. 掌握时序分析方法（STA），能够制定合理的时序约束，解决setup/hold时序违例、时钟域交叉（CDC）等常见问题。
5. 了解至少一种总线协议（如AXI4、AHB、SPI、I2C、UART等），有相关协议模块设计经验者优先。
6. 具备良好的问题分析与解决能力，能够快速定位设计、仿真、测试过程中的异常问题，并给出合理解决方案。
7. 熟悉芯片低功耗设计方法（如Clock Gating、Power Gating）、DFT设计规范者优先
8. 熟悉信号处理。
9. 熟练使用matlab辅助逻辑开发、验证。
10. 有ADC/DAC 芯片设计经验人员优先。
软实力
1. 具备良好的沟通协调能力与团队协作精神，能够高效对接跨团队工作。
2. 工作严谨负责，具备较强的学习能力、抗压能力与创新意识，能够快速适应技术迭代与项目节奏。
3. 具备良好的英文阅读与书写能力，能够阅读英文技术文档、 datasheet，撰写英文设计报告。