FPGA开发工程师 **-**元

岗位核心目标：​​
负责涡流探伤仪核心数字信号处理单元的架构设计、FPGA实现、仿真验证与性能优化。主导从算法模型到高可靠性、高性能硬件电路的转化，确保仪器在高速、高精度、实时性方面的业界领先水平。
​主要职责：​​
1.架构与设计​：参与系统方案论证，负责涡流检测系统内FPGA部分的架构设计、模块划分、接口定义（如与ADC/DAC、DSP/ARM、存储器等的接口）。
2.算法硬件化​：将涡流检测中的核心数字信号处理算法（如数字正交解调、数字滤波、相位旋转、阻抗平面分析、混频、CORDIC等）进行优化，并在FPGA上实现高性能、低延迟的硬件逻辑。
3.高速数据流处理​：设计并实现高速、实时的数据采集、处理和传输通道，处理来自高速ADC的原始数据流，并满足高吞吐量要求。
4.系统集成与调试​：与硬件工程师、嵌入式软件工程师紧密协作，完成FPGA与外围电路的联调，解决信号完整性问题，优化系统时序和功耗。
5.仿真与验证​：搭建完善的仿真测试平台（基于SystemVerilog/UVM或类似方法学），编写测试用例，进行模块级和系统级功能验证、时序验证。
6.文档与维护​：编写高质量的设计文档、用户指南和技术报告，并为生产、测试及其他部门提供技术支持。
​技术要求（硬技能）：​​
1.必备基础​：
l 电子工程、通信工程、微电子等相关专业本科及以上学历，3年以上FPGA开发经验。
l 精通Verilog/VHDL硬件描述语言，具备丰富的RTL设计、仿真、综合、时序分析及调试经验。
l 熟练掌握FPGA开发工具链（如Xilinx Vivado / Intel Quartus）。
l 深刻理解数字电路、信号与系统、数字信号处理理论。
2.核心专业技能​：
l ​信号处理硬件实现经验​：具有在FPGA上实现数字下变频、FIR/IIR滤波器、FFT、数字锁相放大、调制解调等模块的实战经验。
l ​高速接口开发经验​：具备高速串行接口开发能力，如JESD204B/C、PCIe、Ethernet（特别是UDP协议）、DDR3/4存储器控制器等的开发与调试经验。
l ​ADC/DAC协同设计​：熟悉高速、高精度ADC/DAC（如16位以上，100MSPS以上）与FPGA的接口设计和数据同步机制。
l ​数学算法硬件化​：有CORDIC算法、坐标变换、三角函数计算等模块的优化设计经验，这对涡流信号的相位和幅度分析至关重要。
3.优先考虑条件​：
l 有无损检测设备（特别是涡流、超声）​、高端仪器仪表、医疗影像、雷达/通信系统等产品开发经验者优先。
l 了解涡流检测基本物理原理（电磁感应、集肤效应、阻抗分析）者优先。
l 熟悉ARM SoC FPGA开发，具备软硬件协同设计经验者优先。
l 具有算法建模经验（使用MATLAB/Simulink、System Generator或HLS进行算法前期验证和原型设计）者优先。
​素质要求（软技能）：​​
1.分析与解决问题​：具备极强的逻辑分析能力和解决复杂技术问题的能力。
2.质量与可靠性意识​：对代码质量、设计可靠性、时序安全有极致追求，理解工业产品的严苛要求。
3.团队协作​：优秀的沟通能力和团队协作精神，能够与跨职能团队高效合作。
4.学习与创新​：对新技术保持热情，能快速学习并应用于实际项目，有创新思维。
我们能提供：​​
l 参与高端精密仪器研发，挑战技术前沿的机会。
l 与行业专家共事，持续学习和成长的技术环境。
l 具有竞争力的薪资福利和广阔的职业发展空间。