该职位已失效,看看其他机会吧

嵌入式硬件开发(PCS)

2-4万·15薪
  • 上海闵行区
  • 3-5年
  • 硕士
  • 全职
  • 招3人

职位描述

硬件项目管理经验PCS电池/电源类产品
岗位职责:
1. 负责储能PCS系统控制回路的设计开发—信号采样调理、基于DSP/ARM的嵌入式硬件(FPGA/ CPLD)、通讯接口等;
2. 负责储能PCS系统功率回路的PCB方案制定及Layout—功率回路的板载方案、分立型IGBT/
MOSFET的驱动电路等(针对户用机型,需硬件工程师、结构工程师协同);
3. 负责储能PCS PCB原理图/电路板封装库的设计,管理,标准化和维护;
4. 负责需求分析、架构设计、功能/性能测试用例 制定及自测,文档撰写等;
5. 协同系统策略、软件、硬件工程师完成现场重难 点问题的根因分析、解决;
6. 协同系统工程师控制系统的架构设计及产品更新迭代;
7. 协同硬件工程师完成板载元器件的选型;
8. 协同软件工程师完成控制策略的实现、调试;
9. 协同测试工程师、硬件工程师完成储能PCS测试、认证。
任职资格:
1. 专业要求:
a)电力电子与电力传动、电子信息、机电工程、计算机、电力系统、控制理论与控制工程等;
b) 不做强制要求,主要看过往项目经验。
2. 年限及背景要求:
a) 主任及高级工程师岗须3年及以上储能PCS产品的开发经验,具备数字电路、数模混合、大电流、高功率的PCB Layout经验者佳。具备户用储能PCS经验者佳,本科及以上学历;
b) 工程师岗可应届本科及以上学历,985高校佳。
3. 技能要求:
a) 具备良好的电力电子及机械结构基础理论知识,了解电力系统的基本理论;
b) 精通电路理论(数电、模电)及电路设计—一信号采样调理、RS485/CAN/Ethernet/USB等通讯接口(了解常见的通讯协议);
c) 精通DSP、ARM、FPGA/CPLD嵌入式平台硬件开发(前两项强制需求,但不需同一人掌握全部两种);
a) 精通原理图和Layout设计工具—Cadence/AD/CAM/Mentor等(至少一种);
b) 熟练掌握Layout的设计规范——电磁兼容性设计(EMC/EMI)、印刷电路板的热设计及热分析等;
c) 熟练掌握常用电子元器件特性及供应链;
d) 掌握PCB、PCBA生产制造工艺、流程;
e) 掌握电路仿真软件——MATLAB、PSIM、Multisim等;
f) 熟悉分立型IGBT/MOSFET的驱动电路原理;
g) 熟悉C、C++语言;
h)了解Buck-Boost、全桥两电平、LLC、T型/|型三电平Heric、H5等拓扑的原理。
查看全部

工作地点

上海闵行区晶科中心

职位发布者

瞿李杰/人事经理

今日活跃
立即沟通
公司Logo晶科能源公司标签
晶科能源(股票代码:688223)是一家全球领先的光伏组件和储能产品制造企业,以“改变能源结构、承担未来责任”为使命,加速推动全球向可持续能源转变,应对人类最迫切的气候变化之挑战。位列胡润50强、财富中国500强、《麻省理工科技评论》全球50家最聪明公司。截至到2024年末,6次登顶全球组件销量桂冠,成为全球首家累计出货量超过100GW、200GW、300GW企业,全球市占率 15%,前10大光伏市场中8个位列市占第1。
公司主页