更新于 2月6日

先进封装光刻胶技术研发工程师(FOPLP/CoPoS方向)

1.5-3万
  • 南通通州区
  • 3-5年
  • 硕士
  • 全职
  • 招1人

职位描述

FOPLPCOPOS芯片封装封装工艺电子/半导体/集成电路
【公司简介】​​
我们是一家聚焦于先进半导体封装技术的创新型企业,致力于为AI、高性能计算(HPC)、数据中心等领域提供高性能、高可靠性的封装解决方案。当前核心方向为​​FOPLP(扇出型面板级封装)​​与​​CoPoS(Chip on Panel Substrate)​​技术研发,已实现2微米线宽线距(2μm L/S)的先进封装工艺突破,产品可满足下一代AI芯片、GPU、ASIC等高性能器件的封装与模组需求。公司汇聚全球顶尖半导体人才,拥有完善的研发平台与产业链资源,现因业务快速发展,诚邀光刻胶领域技术精英加入!
​​【岗位职责】​​
​​1、光刻胶材料研发​​:负责先进封装(FOPLP/CoPoS)用光刻胶材料的配方设计与优化,重点突破2μm线宽线距工艺下的高分辨率、低缺陷率、高灵敏度等技术指标。
2、工艺协同开发​​:与封装工艺团队(曝光、显影、刻蚀等)紧密协作,优化光刻工艺窗口(如曝光能量、显影时间、温度等),提升良率与一致性。
3、性能验证与表征​​:主导光刻胶材料的性能测试(如分辨率、线宽均匀性、耐刻蚀性、热稳定性等),利用SEM、AFM、XPS等工具分析失效模式,推动材料迭代。
4、技术难题攻关​​:解决FOPLP/CoPoS工艺中光刻胶相关的关键技术问题(如面板级均匀性、多层堆叠兼容性、高深宽比图形化等)。
5、跨部门协作​​:对接封装设计、生产制造、质量检测团队,推动光刻胶技术与封装工艺的匹配落地,支持客户样品导入与量产。
【任职要求】​​
1、教育背景​​:材料科学、化学工程、半导体物理、电子化学品等相关专业硕士及以上学历,博士优先。
2、​经验要求​​:3年以上半导体光刻胶研发经验,有​​先进封装(FOPLP、CoWoS、EMC等)​​或​​高密度互连(HDI)​​领域光刻胶开发经验者优先;熟悉2μm及以下线宽线距工艺者优先。
3、技术能力​​:
(1)深入理解光刻胶化学原理(如化学放大胶CAR、i-line、KrF等体系),掌握光刻工艺(曝光、显影、后烘)与材料特性的关联;
(2)熟悉半导体封装制程(如晶圆级封装WLP、面板级封装FOPLP),了解2μm线宽线距工艺的关键挑战(如翘曲控制、材料应力);
(3)精通材料表征技术(SEM/TEM、AFM、XPS、接触角测量等),能独立分析光刻胶性能与失效原因;
(4)熟悉行业技术趋势(如AI/HPC对封装的高带宽、低功耗需求),具备前瞻性技术布局能力。
4、综合素养​​:优秀的逻辑分析与问题解决能力,能主导跨部门项目;良好的英语读写能力(需阅读国际文献/专利);具备专利撰写或技术论文发表经验者优先。
【​我们提供】​​
1、有竞争力的薪酬​​:年薪20万-60万(具体面议),包含绩效奖金与项目跟投机会。
2、研发资源支持​​:配备先进的材料合成与表征实验室(如光刻胶涂布机、曝光机、纳米压印设备等)。
​​3、职业发展空间​​:参与前沿技术攻关,直接向研发总监汇报,快速成长为领域专家。
4、福利体系​​:五险一金、弹性工作制、年度体检、带薪培训、员工股权激励计划。
5、行业资源​​:与头部晶圆厂、封装厂及学术机构深度合作,参与国际技术论坛与展会。
我们期待与热爱半导体封装技术的您共同定义下一代高性能计算的核心基石!​

工作地点

南通通州区江海圆梦谷

职位发布者

沈女士/人事经理

刚刚活跃
立即沟通
公司Logo制局半导体(江苏)有限公司
制局半导体凭借强大的实力与卓越的战略布局,在江苏常州及南通均设有公司,其中制局半导体(南通)有限公司是制局半导体(江苏)有限公司全资子公司。拥有雄厚的实力及广阔的发展前景,无论是常州的文化底蕴与现代活力,还是南通的独特风情与发展机遇,都能满足您对生活的多元追求。可以根据自身的职业规划、生活偏好等因素,综合权衡后做出最适合自己的抉择。我们热忱欢迎您加入制局大家庭,一同在这里铸就辉煌的职业篇章,实现自己的人生价值。期待您的踊跃投递,开启您在制局半导体的精彩职业生涯之旅!制局半导体团队自2015年归国后,始终致力于为客户提供优质异构系统集成模组整体解决方案,含设计、仿真、先进封装制造、功能认证、性能测试,2016年即完成行业首条线宽线距5微米FOPLP生产线通线并商用交单。制局半导体以小芯片设计和先进封装制造为基础的异构系统集成方案是集成电路后摩尔时代产业可持续高速增长方向。根据Yole的预测,高端封装市场规模将从2023年的43亿美元增长至2029年的280亿美元,年增长达37%。根据martket.us的预测,全球Chiplet市场规模将由2023年的31亿美元增长至2033年的1070亿美元,年增长约42.5%。制局半导体是小芯片和异构集成技术先行者,提供系统芯片及模组整体解决方案,涵盖硅介质层或玻璃基板 2.5D模组;高密度扇出多层重布线的模组;桥接功能模组。项目技术平台融合FOPLP、Bumping、TSV/TGV、2.5/3D、Embedded等,实现PMIC、射频、SiC、GaN、GPU、CPU模组制造。制局FOPLP技术在提升芯片功能密度、缩短互联长度以及进行系统重构等方面均展现出显著优势,符合AI时代对芯片性能要求。
公司主页