更新于 今天
职位描述
模块级验证SoC芯片ASIC芯片LED芯片CPU芯片C语言C++Verilog HDLSV语言
设计验证工程师
工作描述:验证任务包括模块级、芯片级验证、测试计划创建、脚本、覆盖、回归运行等..
要求:候选人最好是在数字ASIC/SOC设计验证方面有3年以上经验的MSEE人。
候选人应该对ASIC/SOC设计流程有很好的理解，并且应该:熟悉主要验证语言之一:UVM、C、C++、SystemVerilog、Verilog
1。良好的设计验证方法知识，如UVM或OVM和覆盖率驱动的验证方法
2。许多关于仿真模型创建和测试平台构建的经验
3。用Verilog进行强RTL编码，熟悉前端设计流程
4。具有以下领域背景者优先:
a .丰富的基于ARM的SoC系统的C/C++软件开发经验
b .视频、显示、GPU、DDR、PCIe、USB等..
5.熟悉脚本语言，如Perl，C shell，Makefile。
工作描述:验证任务包括模块级、芯片级验证、测试计划创建、脚本、覆盖、回归运行等..
要求:候选人最好是在数字ASIC/SOC设计验证方面有3年以上经验的MSEE人。
候选人应该对ASIC/SOC设计流程有很好的理解，并且应该:熟悉主要验证语言之一:UVM、C、C++、SystemVerilog、Verilog
1。良好的设计验证方法知识，如UVM或OVM和覆盖率驱动的验证方法
2。许多关于仿真模型创建和测试平台构建的经验
3。用Verilog进行强RTL编码，熟悉前端设计流程
4。具有以下领域背景者优先:
a .丰富的基于ARM的SoC系统的C/C++软件开发经验
b .视频、显示、GPU、DDR、PCIe、USB等..
5.熟悉脚本语言，如Perl，C shell，Makefile。
工作地点
雁塔区西安诺瓦星云科技股份有限公司(西安总部)
公司信息
公司介绍
凯捷(Capgemini)是一家由AI驱动的全球业务与技术转型合作伙伴，旨在创造切实的商业价值。我们为企业构想未来，并通过AI、技术和人才将其变为现实。凯捷是一个负责任的多元化组织，集团成立于1967年，总部位于法国巴黎，在50多个国家拥有近42万名团队成员。我们凭借深厚的行业专业知识和强大的合作伙伴生态系统，提供端到端的服务和解决方案，充分发挥战略、技术、设计、工程及业务运营等方面的能力。集团2024年全球收入达到221亿欧元。对每一位入职的员工保证福利，六险一金，十三薪，试用期全额薪资，超长福利假期，12天带薪病假，欢迎各位加入凯捷。
工商信息
企业名称 凯捷咨询（中国）有限公司
企业类型 有限责任公司（外国法人独资）
法人代表 OLAF PIETSCHNER
经营状态 存续
成立时间 1997-10-28
注册资本 9181.22万美元
认证资质
营业执照信息
