高级FA工程师

作职责：
1.负责客诉全流程管理与快速响应，统筹重大/高风险客诉的端到端处理：主导客户投诉（如芯片功能异常、参数漂移、可靠性失效）的接收与分级（按影响范围：批量性/个别性、应用场景），协调内部资源（FA团队、研发、生产、供应链）在承诺时效内完成响应。
2.负责失效分析与根因定位，主导复杂/疑难失效案例的深度分析：运用模拟芯片失效分析核心技术（如电性测试：IV曲线、噪声分析、频响测试；物理分析：开封、SEM/EDS、FIB、EMMI/PEM热点定位；可靠性试验：HTOL、HAST、温度循环），结合模拟电路特性（如偏置电路稳定性、匹配性、寄生参数影响），精准定位失效根因（如设计缺陷：版图匹配不足；制造缺陷：光刻偏移、金属残留；材料问题：晶圆缺陷；ESD/Latch-up损伤等）。
推动跨部门根因验证与共识：联合研发团队复现失效场景（如搭建客户实际应用电路环境），确认根因后输出《失效分析报告》（含失效现象描述、分析过程、根因结论、责任判定），为后续客诉报告提供依据。
跟踪失效分析结论的准确性：通过客户量产验证或后续批次质量数据，验证根因判定的有效性，持续优化分析方法与模型（如建立模拟电路失效模式数据库）。
3.主导完成客诉分析报告和质量归零报告，根据具体客诉情况，按照要求规范完成客诉分析报告或者质量归零报告，并参与客户的质量归零评审。
任职要求：
1. 本科及以上学历，微电子、电子科学与技术、材料科学与工程、可靠性工程等相关专业；硕士优先（模拟电路/半导体器件方向）。持有半导体失效分析专项认证（如SEMI SFA认证）、六西格玛黑带（Six Sigma Black Belt）、可靠性工程师（CRE）认证者优先。
2. 具备模拟芯片设计公司企业背景，熟悉模拟芯片全生命周期（设计→流片→封装→测试→应用）的质量风险点。有主导过至少3个以上重大客诉经验。
3.精通模拟电路原理与失效机理（如偏置电路失稳、MOS管匹配性失效、电容/电阻参数漂移、ESD/Latch-up损伤机制）；熟练掌握失效分析全流程技术与设备（电性测试：Keysight/Keithley仪器；物理分析：SEM/EDS、FIB、Decap工具；可靠性试验设备：恒温箱、高压加速老化箱）；熟悉模拟芯片设计工具（Cadence Virtuoso）与制造工艺（CMOS/BCD工艺）。
具备强逻辑推理与实验设计能力，能通过“现象→假设→验证→结论”的科学方法定位根因，擅长跨部门协作整合信息（如研发设计文档、生产良率数据、客户应用条件）。
擅长多客诉并行处理与优先级排序，能推动跨部门（研发、生产、供应链）高效协作，确保按节点落地。
熟练使用数据统计分析工具，通过客诉数据挖掘质量薄弱环节（如某工艺步骤导致的批次间差异），驱动预防性改进。
4. 结果导向：以“快速解决客诉、杜绝重复发生”为核心目标，抗压能力强，能在紧急情况下（如客户产线停摆）带领团队攻坚。
严谨细致：对数据与结论高度敏感，坚持“用证据说话”，确保失效分析过程可追溯、结论经得起复现验证。
跨部门影响力：具备优秀的沟通协调能力，能有效说服研发、生产等部门接受改进建议，打破“部门墙”。