职位描述
Verilog HDLVHDLFPGA架构设计模块开发与验证系统集成测试
工作职责
1. 主导FPGA系统的架构设计与逻辑编码,输出高可维护性的硬件描述语言(HDL)代码
2. 独立负责功能模块的需求拆解、开发实现、仿真验证及性能优化,保障模块功能覆盖率与时序收敛
3. 深度协同软硬件团队完成系统联调与集成测试,快速定位并解决跨模块接口冲突与性能瓶颈
4. 编写标准化的设计文档、测试报告及用户手册,参与团队代码评审并输出建设性优化建议
5. 跟进系统全生命周期的功能迭代与故障修复,建立关键模块的监控机制,确保系统长期稳定运行
任职要求
1. 电子工程、计算机或相关专业本科及以上学历,具备扎实的数字电路与FPGA原理基础
2. 熟练掌握Verilog/VHDL硬件描述语言,精通Modelsim/Questa等仿真工具与时序分析方法
3. 具备独立完成FPGA模块开发全流程的经验,熟悉Xilinx/Altera主流器件的资源规划与约束设计
4. 具备良好的跨团队沟通能力,能清晰对齐软硬件协作需求,推动系统集成落地
5. 有半导体或集成电路领域相关项目经验者优先,具备高速接口(如DDR、PCIe)设计经验者加分
1. 主导FPGA系统的架构设计与逻辑编码,输出高可维护性的硬件描述语言(HDL)代码
2. 独立负责功能模块的需求拆解、开发实现、仿真验证及性能优化,保障模块功能覆盖率与时序收敛
3. 深度协同软硬件团队完成系统联调与集成测试,快速定位并解决跨模块接口冲突与性能瓶颈
4. 编写标准化的设计文档、测试报告及用户手册,参与团队代码评审并输出建设性优化建议
5. 跟进系统全生命周期的功能迭代与故障修复,建立关键模块的监控机制,确保系统长期稳定运行
任职要求
1. 电子工程、计算机或相关专业本科及以上学历,具备扎实的数字电路与FPGA原理基础
2. 熟练掌握Verilog/VHDL硬件描述语言,精通Modelsim/Questa等仿真工具与时序分析方法
3. 具备独立完成FPGA模块开发全流程的经验,熟悉Xilinx/Altera主流器件的资源规划与约束设计
4. 具备良好的跨团队沟通能力,能清晰对齐软硬件协作需求,推动系统集成落地
5. 有半导体或集成电路领域相关项目经验者优先,具备高速接口(如DDR、PCIe)设计经验者加分
工作地点
龙岗区深圳市新凯来技术有限公司

认证资质
营业执照信息

更新于 5月23日




