高级fpga工程师

岗位职责：
1.FPGA核心开发
主导基于 Xilinx FPGA 芯片（Kintex/Virtex/Artix/Zynq 系列优先）的开发工作，重点负责高速 ADC（采样率≥20MSPS 优先）数据采集、多线程 FPGA 算法实时处理（如信号滤波、FFT 变换、数据降维）的模块设计、代码实现（Verilog/VHDL）与功能验证，确保算法 latency 与吞吐量满足实时性要求，至少主导过 10 个以上高速 ADC + 多线程算法落地项目。
2.高速接口开发与优化
负责 Xilinx FPGA 各类高速接口的开发与调试，包括 PCIe 2.0/3.0（端点 / 根复合体设计，实现数据吞吐量≥8GB/s）、Serdes（10G/25G 速率，如 SFP+、QSFP 封装接口）、DDR4/DDR5（控制器设计与时序优化）、JESD204B/C（高速 ADC/DAC 接口协议）等，解决接口时序收敛、信号完整性问题，保障数据传输稳定性。
3.系统级设计与实现
精通系统级 FPGA 架构设计，独立完成异步系统（跨时钟域处理、亚稳态抑制）与同步系统（时钟树规划、时序约束）的方案设计与落地；负责 FPGA 内部资源（CLB、BRAM、DSP、URAM）的合理分配与优化，提升系统性能并降低资源占用率。
4.专项模块设计
开展高速算法设计（如信号检测、实时频谱分析）、图像处理设计（如图像滤波、边缘检测、帧同步）、高速接口控制器（如 PCIe 控制器、Serdes 协议控制器）、DMA 控制器（如 AXI DMA、自定义 DMA，实现高带宽数据搬运）的设计与验证，确保模块兼容性与可复用性。
5. 硬件协同与基础调试
能独立看懂 FPGA 相关硬件原理图，理解电气电路特性（如电源纹波、阻抗匹配、时序裕量），配合硬件工程师确认 FPGA 外围电路设计合理性；具备基本硬件动手能力，可使用示波器、逻辑分析仪、JTAG 调试器开展 FPGA 板级调试，定位软硬件交叉问题（如接口信号异常、数据传输丢包）。
6. 文档编写与测试落地
独立编写项目设计方案书（含系统架构、模块划分、技术选型、资源估算、进度计划）、测试方案书（含功能测试用例、性能测试指标、可靠性测试标准）；搭建 FPGA 仿真测试环境（使用 Modelsim/Vivado Simulator），完成模块级 / 系统级仿真测试，输出测试报告并迭代优化设计。
7. 全场景调试与问题定位
负责实验室阶段 FPGA 功能调试、性能优化（如资源占用率降低、时序裕量提升）及现场（客户部署现场 / 项目应用现场）问题排查，具备复杂问题定位能力（如间歇性数据错误、高速接口链路不稳定），输出解决方案并推动整改落地。
任职资格：
1. 本科以上学历，电子工程、计算机科学与技术、微电子、自动化、通信工程等相关专业
2. 5 年及以上 FPGA 开发相关工作经验
3.精通 Verilog/VHDL 硬件描述语言，熟悉 Xilinx FPGA 芯片架构（Kintex/Virtex/Zynq 系列），掌握 FPGA 资源（CLB、BRAM、DSP）优化方法，能解决时序收敛、资源瓶颈问题。67
4.熟练掌握高速 ADC 数据处理流程（如采样时钟同步、数据校准、多通道同步），熟悉多线程 FPGA 算法并行设计思想，能通过流水线、并行化优化提升算法实时性。67
5.精通 Xilinx FPGA 高速接口协议（PCIe 2.0/3.0、Serdes、DDR4/DDR5、JESD204B/C），熟悉 Xilinx IP 核（如 PCIe IP、Serdes IP、AXI DMA IP）的配置与二次开发。67
6.掌握系统级设计方法，精通异步系统跨时钟域处理技术（如双口 RAM、握手信号、格雷码）与同步系统时序约束（SDC 约束编写、时序分析工具使用）。67
7.熟练使用 Xilinx 开发工具（Vivado Design Suite、Vivado HLS）、仿真工具（Modelsim、VCS）、调试工具（ChipScope、SignalTap）及版本控制工具（Git/SVN）。67
8.了解 FPGA 硬件测试方法（如时序测试、功能测试、误码率测试），能配合测试工程师制定测试计划，分析测试数据。