模拟芯片设计工程师（时钟/PLL方向）

1、负责时钟芯片、PLL及其他时钟相关模拟电路的设计、仿真、验证和优化；
2、完成电路前端设计，包括拓扑选择、晶体管级设计、稳定性分析与噪声优化；
3、使用 Cadence Virtuoso 进行电路设计，并利用 Spectre 等工具进行仿真验证；
4、编写 Linux 环境下的脚本（如 Shell、Perl、Python 等）实现设计自动化与数据后处理；
5、参与芯片版图规划指导，与版图工程师合作确保电路性能与可靠性；
6、协助制定测试方案，支持芯片测试、调试与量产导入；
7、编写规范的设计文档，并参与团队技术评审与知识分享。