职位描述
我们是一家专注于先进半导体封装技术的创新型企业,聚焦AI、高性能计算(HPC)、数据中心等前沿领域,核心布局FOPLP(扇出型面板级封装)与CoPoS(Chip on Panel Substrate)技术研发,已突破2μm线宽线距(2μm L/S)先进封装工艺。当前,为解决高算力芯片高带宽、低功耗、高可靠性需求,公司正加速推进先进金属化工艺研发(涵盖微凸点、TSV/混合键合、厚铜互连等),亟需金属化领域技术专家加入,共同定义下一代封装的核心连接技术!
【岗位职责】
1、金属化工艺开发:负责FOPLP/CoPoS等先进封装中金属化工艺(如微凸点(Micro-Bump)、硅通孔(TSV)、混合键合(Hybrid Bonding)、厚铜互连等)的设计与优化,突破高深宽比填充、低应力沉积、高可靠性键合等技术瓶颈。
2、材料与设备协同:协同材料团队开发适配先进封装的金属化材料(如铜柱电镀液、UBM阻挡层、键合界面材料),优化电镀、溅射、退火等设备参数,提升工艺一致性与良率。
3、可靠性与失效分析:主导金属化结构的可靠性验证(如热循环、机械冲击、电迁移(EM)/电迁移空洞(TDDB)测试),利用TEM、EBSD、3D-SEM等工具分析失效机理(如界面开裂、金属间化合物(IMC)过度生长),推动工艺迭代。
4、跨部门技术对接:与封装设计(DFM)、工艺整合(PIE)、测试(QA)团队协作,确保金属化工艺与封装整体方案匹配;支持客户样品导入,解决量产中的金属化相关问题(如散热不均、信号损耗)。
5、技术前瞻布局:跟踪行业趋势(如2.5D/3D封装、异构集成),研究新型金属化技术(如纳米铜键合、自组装分子层(SAM)界面改性),为公司技术路线图提供决策支持。
【任职要求】
1、教育背景:材料科学与工程、电子科学与技术、应用化学、物理等相关专业硕士及以上学历,博士优先;有微纳制造、电化学、表面物理等交叉背景者优先。
2、经验要求:3年以上半导体封装金属化工艺研发经验,有先进封装(FOPLP、CoWoS、EMC、HDI)或高可靠性互连(如汽车电子、AI芯片)领域经验者优先;熟悉2μm及以下线宽线距下金属化工艺(如微凸点间距≤20μm)者优先。
3、技术能力:
(1)深入理解金属化核心工艺(电镀、溅射、键合、退火)的物理/化学机制,掌握微纳尺度下金属生长(如铜柱填充、阻挡层沉积)与界面反应规律;
(2)熟悉先进封装制程(如TSV刻蚀、晶圆减薄、塑封料(EMC)特性),能分析金属化与封装其他工序(如塑封、表面处理)的兼容性问题;
(3)精通可靠性测试标准(如JEDEC JESD22、AEC-Q100)与失效分析方法(如FIB-TEM、XPS深度剖析),能主导DOE实验设计优化工艺窗口;
(4)了解行业技术动态(如混合键合替代传统凸点的趋势、低介电常数(low-k)介质对金属化的挑战),具备技术创新与专利布局能力。
4、综合素养:优秀的跨部门沟通与项目管理能力;良好的英语读写能力(需阅读国际期刊/专利);具备技术论文发表或专利撰写经验者优先。
【我们提供】
1、行业竞争力的薪酬:如果您是我们寻找的高手,薪资将不是您需要担心的问题。我们乐于与您共同探讨一个能匹配您价值的方案,包含绩效奖金、项目跟投权及核心技术岗位津贴。
2、顶尖研发资源:配备先进的金属化工艺实验室(如电镀线、溅射台、键合机、3D-SEM/FIB设备)、可靠性测试平台(热循环/机械冲击试验箱)。
3、职业成长空间:参与前沿技术攻关(如2.5D CoWoS金属化、FOPLP大尺寸面板键合),直接向研发副总汇报,快速成长为领域专家。
4、完善福利体系:五险一金、弹性工作制、年度健康体检、高端技术培训(如国际封装会议、设备厂商认证)、员工股权激励计划。
5、产业资源支持:与全球头部晶圆厂(如台积电、三星)、封装厂(如日月光、长电科技)及材料巨头(如安森美、京瓷)深度合作,提供技术交流与国际项目机会。
我们期待与您共同攻克先进封装“连接”难题,为AI/HPC芯片提供更可靠的“神经脉络”!
工作地点

公司信息
公司介绍
制局半导体凭借强大的实力与卓越的战略布局,在江苏常州及南通均设有公司,其中制局半导体(南通)有限公司是制局半导体(江苏)有限公司全资子公司。拥有雄厚的实力及广阔的发展前景,无论是常州的文化底蕴与现代活力,还是南通的独特风情与发展机遇,都能满足您对生活的多元追求。可以根据自身的职业规划、生活偏好等因素,综合权衡后做出最适合自己的抉择。我们热忱欢迎您加入制局大家庭,一同在这里铸就辉煌的职业篇章,实现自己的人生价值。期待您的踊跃投递,开启您在制局半导体的精彩职业生涯之旅!制局半导体团队自2015年归国后,始终致力于为客户提供优质异构系统集成模组整体解决方案,含设计、仿真、先进封装制造、功能认证、性能测试,2016年即完成行业首条线宽线距5微米FOPLP生产线通线并商用交单。制局半导体以小芯片设计和先进封装制造为基础的异构系统集成方案是集成电路后摩尔时代产业可持续高速增长方向。根据Yole的预测,高端封装市场规模将从2023年的43亿美元增长至2029年的280亿美元,年增长达37%。根据martket.us的预测,全球Chiplet市场规模将由2023年的31亿美元增长至2033年的1070亿美元,年增长约42.5%。制局半导体是小芯片和异构集成技术先行者,提供系统芯片及模组整体解决方案,涵盖硅介质层或玻璃基板 2.5D模组;高密度扇出多层重布线的模组;桥接功能模组。项目技术平台融合FOPLP、Bumping、TSV/TGV、2.5/3D 、Embedded等,实现PMIC、射频、SiC、GaN、GPU、CPU模组制造。制局FOPLP技术在提升芯片功能密度、缩短互联长度以及进行系统重构等方面均展现出显著优势,符合AI时代对芯片性能要求。

更新于 5月9日


