ic数字后端工程师

一、工作职责‌：

1.带领芯片后端团队完成SOC芯片从RTL到GDSII的物理设计流程

2.处理器/AI/ASIC芯片，负责从netlist到GDS的数字后端工作（TOP和block级别），包括PR（place and route）、STA（静态时序分析）、PV（物理验证）、PA（功耗分析）等；

3.与数字前中端工程师合作调试时序、SDC、UPF等问题，反馈物理实现中的时序瓶颈和功能差异，支持设计收敛，完成中等难度以上block级别和OP PD工作；

4.优化芯片性能（时序）、功耗及面积（PPA），通过IR压降分析、串扰分析、功耗计算等手段提升能效。

5.‌‌主导静态时序分析（STA）、形式验证（Formal Verification）及低功耗验证（UPF/CPF流程），确保设计满足流片标准；解决信号完整性、天线效应、ESD防护等可靠性问题。

6.‌使用Tcl/Python/Perl等脚本开发自动化流程，提升布局布线、约束生成、验证效率；参与EDA工具链选型与配置（如Synopsys ICC/Cadence Innovus）。

二、‌任职要求‌：

1.微电子相关专业，本科及以上学历，7年以上工作经验，熟悉Netlist至GDS完整设计流程；

2.精通Innovus/ICC2、PT、LEC/Formality、StarRC、PTPX/Voltus、Calibre等后端设计工具；3.熟悉数字后端设计流程（netlist to gds），精通Physical Design（包括floorplan、IO planning、powerplanning、placement、CTS、routing、timing fx、ECO等）；

4.精通物理验证（包括DRC/LVS/ERC/ANT），有Power analysis/IR Drop analysis/EM实践经验者优先，具有多次流片经验优先；

5.具有14nm以下工艺芯片成功流片经验者优先，有低功耗设计、TOP PnR（如顶层分区、bump分配）及PCIE、DDR等高速接口后端实现，大型SoC芯片顶层集成经验者优先；

6.有较强编程实践能力者优先，具有良好的学习能力、团队精神、责任感、沟通能力。

工作地点：北京，上海，深圳，西安，天津，杭州