SE系统工程师（偏fpga方向)

公司介绍：
2006年成立的国家级专精特新 “小巨人” 企业，是国内科学相机领域打破国外垄断、实现国产替代的行业龙头。专注科学成像与挑战性检测技术，用自主研发的 “高灵敏之眼”，为高端装备制造核心器件国产化贡献力量。
公司拥有近 200 项知识产权，创造多项行业第一
总部位于福州软件园，在成都设有研发中心，上海、长春、美国、英国设有相应的业务拓展中心，近300人专业团队专业团队，近半数为研发工程师
入职缴纳五险一金，公积金按照全额工资9%缴纳，周末双休
工作职责:
1、负责成像电子链路（传感器+前端模拟电路+ADC+FPGA+数据接口）的系统架构设计、可行性评估及技术方案输出，确保电子架构满足高帧率、低噪声、高同步精度等项目技术指标；
2、主导图像传感器的选型评估、驱动方案定义、信号链设计规范制定，解决传感器与前端电路、FPGA、接口的匹配与优化问题；
3、负责高速数据接口（Camera Link/CoaXPress/GigE等）的架构定义、接口标准制定与兼容性评估，确保接口方案满足带宽、延迟、同步要求；
4、对接产品部与客户，将市场需求转化为可量化的电子技术指标，输出电子方向技术规格书；
5、负责电子类技术方案的评审把关，对硬件原理图、FPGA架构、接口定义进行系统级审核，识别信号完整性、电源完整性、时序风险；
6、跟踪行业成像电子学技术动态（如高速ADC、低噪声前端、新型接口标准），引入先进技术与方案，推动公司成像电子架构迭代升级；
任职资格:
1.电子工程、微电子、通信工程、自动化等相关专业，本科及以上学历；
2. 具备5年及以上成像电子/科学相机/工业相机/高速数据采集系统开发经验，有从硬件开发（模拟电路设计）转向FPGA逻辑设计或系统架构设计的经历者优先；
3. 熟悉图像传感器的工作原理、驱动时序、性能评估指标；
4. 精通高速模拟前端电路设计（低噪声放大器、ADC选型）或FPGA逻辑设计（Verilog/VHDL、时序控制、图像预处理），具备信号完整性（SI）与电源完整性（PI）分析能力；
5. 熟悉高速数据接口标准（Camera Link/CoaXPress/GigE Vision/USB3 Vision），了解工业相机通信协议（GenICam）；
6. 具备系统级思维，能统筹光-机-电-算多域技术方案，具备跨部门沟通协作能力与技术方案输出能力；
7. 具备扎实的电子系统数据分析能力，能通过示波器、逻辑分析仪、仿真工具定位问题、优化架构；
8. 逻辑严谨，具备良好的文档撰写能力（架构设计文档、接口定义规范、技术规格书）；
9. 工作细致负责，抗压能力强，具备较强的学习能力与技术探索意愿。