FPGA开发工程师

【岗位职责】
1. 驱动适配与维护：
l 根据硬件设计编写ADC/DAC、PLL等接口驱动代码（JESD204B/LVDS等）和对应的时序约束；
l 配合硬件工程师进行板级调试，确保数据采集链路稳定运行。
2. 算法逻辑实现：
l 根据提供的算法原理或Matlab模型，使用Verilog实现算法功能；
l 负责模块的仿真验证与时序优化，确保满足系统性能指标。
3. 系统集成与测试：
l 将新开发的算法模块集成到数据流中；
l 使用ILA等工具进行板级调试，定位并解决数据传输中的常见问题；
l 协同软件工程师进行系统级调试与测试。
【任职要求】
1. 专业基础：
l 电子、通信、微电子、自动化等相关专业，本科及以上学历；
l 熟练掌握Verilog HDL语言，理解状态机、FIFO、跨时钟域处理等基础数字电路知识。
2. 项目经验：
l 有FPGA相关项目经验（课程设计、电子竞赛、实习项目均可），熟悉Xilinx Vivado或Intel Quartus开发流程；
l 有ADC/DAC接口（如JESD204B、LVDS）调试经验及简单的信号处理算法（滤波、FFT）实现经验，使用过PCIe接口或DDR更优。
3. 学习能力：
l 具备良好的代码阅读能力，能快速理解现有工程架构。
l 对新技术有热情，愿意深入学习高速接口和DSP算法，抗压能力强，做事细致。
4. 软性素质：
l 沟通顺畅，具有良好的团队合作精神和文档编写习惯。
l 稳定性高，希望在一个项目中长期深耕。