更新于 今天
职位描述
SoC设计SOC芯片RTL设计Verilog时序分析CDCFPGA半导体/芯片
岗位职责
1. 根据 SoC 架构与 Spec，完成模块级/IP 级 RTL 设计与代码实现（Verilog/SystemVerilog）。
2. 参与模块/子系统方案设计、接口定义、时序与功耗分析。
3. 完成 RTL 仿真、自验证、Debug，配合验证工程师完成验证闭环。
4. 参与综合、形式验证等流程，修复时序、Lint、CDC 等问题。
5. 与验证、后端、固件团队协同，支持 FPGA 原型与流片 bringup。
6. 编写设计文档、维护版本与需求跟踪。
任职要求
1. 本科及以上，微电子/电子/计算机/自动化等相关专业。
2. 熟练掌握 Verilog/SystemVerilog，具备扎实的 RTL 编码与调试能力。
3. 掌握数字电路基础、时序分析、时钟/复位、CDC 等基础知识。
4. 熟悉 AMBA 总线（AXI/AHB/APB），了解 SoC 基本架构优先。
5. 会使用仿真、Lint、CDC、综合等基本 EDA 工具。
6. 有FPGA 开发、流片项目，学习能力强、逻辑清晰优先。
核心关键词
SoC 设计、RTL 设计、Verilog、时序分析、CDC、综合、仿真调试、FPGA、流片
1. 根据 SoC 架构与 Spec，完成模块级/IP 级 RTL 设计与代码实现（Verilog/SystemVerilog）。
2. 参与模块/子系统方案设计、接口定义、时序与功耗分析。
3. 完成 RTL 仿真、自验证、Debug，配合验证工程师完成验证闭环。
4. 参与综合、形式验证等流程，修复时序、Lint、CDC 等问题。
5. 与验证、后端、固件团队协同，支持 FPGA 原型与流片 bringup。
6. 编写设计文档、维护版本与需求跟踪。
任职要求
1. 本科及以上，微电子/电子/计算机/自动化等相关专业。
2. 熟练掌握 Verilog/SystemVerilog，具备扎实的 RTL 编码与调试能力。
3. 掌握数字电路基础、时序分析、时钟/复位、CDC 等基础知识。
4. 熟悉 AMBA 总线（AXI/AHB/APB），了解 SoC 基本架构优先。
5. 会使用仿真、Lint、CDC、综合等基本 EDA 工具。
6. 有FPGA 开发、流片项目，学习能力强、逻辑清晰优先。
核心关键词
SoC 设计、RTL 设计、Verilog、时序分析、CDC、综合、仿真调试、FPGA、流片
工作地点
昌平区北京首开LONG街商业街区-N2楼
公司信息
北京万羿科技有限公司
不需要融资 · 20-99人 · 半导体/芯片、半导体/芯片
已审核
公司介绍
北京万羿科技有限公司成立于2019年初，是一家集传感器芯片、模组和解决方案为一体的集成电路设计高新技术企业。同时具备国家高新技术企业和中关村高新技术企业资质。 公司目前以良好的市场口碑和严格的内部管理得到了第三方权威机构的认证和肯定，取得了“AAA”级质量服务信誉企业证书、“AAA”级诚信经营示范单位证书、“AAA”级资信等级证书、“AAA”级企业信用等级证书。 公司根据自身发展状况，结合社会发展需求，以现代企业管理制度为契机，不断探讨企业的优化组合构架，寻求可持续发展战略。 现诚聘猛士奇才加盟，与君一起，风雨同舟，不负韶华，为梦启航。
工商信息
企业名称 北京万羿科技有限公司
企业类型 其他有限责任公司
法人代表 徐万好
经营状态 存续
成立时间 2019-02-20
注册资本 4075.02万元
认证资质
营业执照信息
