更新于 5月27日
职位描述
标准前端板 / 传感器前端硬件化
岗位简介
我们正在招聘⼀名 FPGA ⼯程师，负责标准前端板默认搭载的 FPGA 逻辑实现与板级 bring-up，将图
像预处理、相机 / IMU 同步、时间戳对⻬和惯导滤波等关键前端路径硬件化，并与 Jetson、Intel ⼩型
机等主流算⼒平台协同⼯作，⽀撑当前⽆⼈平台视觉项⽬的 PoC 与产品化交付。
你将负责
1. 围绕标准前端板上的 FPGA，将图像、惯导和多传感器同步相关算法实现为可综合、可复⽤的逻辑
模块。
2. 设计 MIPI、LVDS、同步触发、FIFO / AXI-Stream 缓存等前端⾼速数据通路，并完成前端板链路打
通。
3. 完成仿真、综合、时序约束、ILA 调试和板级联调闭环。
4. 与算法、嵌⼊式 Linux、PCB 硬件团队协同，定义前端 FPGA 与后端算⼒平台的接⼝协议、时钟和
下载调试约束。
我们期待你具备
1. 3 年及以上 FPGA 开发经验，精通 Verilog 或 SystemVerilog。
2. 熟悉 Vivado、Quartus 或同类开发⼯具。
3. 有图像处理、ISP、卡尔曼滤波或多传感器时间同步的硬件化经验。
4. 熟悉 FIFO / AXI-Stream 数据通路以及 MIPI、LVDS、同步触发等接⼝，能参与板级时钟、配置存
储和下载调试约束定义。
5. 具备时序收敛、仿真验证和板级调试能⼒。
加分项
有前端 FPGA ⼩板、传感器同步板或 ARM + FPGA 协同平台经验。
做过⼯业相机、机器视觉、惯导或⽆⼈系统项⽬。
有示波器、逻辑分析仪、ILA 等调试经验。⼊职 90 天⽬标
1. Day 30：完成标准前端板 FPGA 模块拆解、接⼝定义和板级约束确认。
2. Day 60：核⼼ FPGA 模块通过仿真和⾸板联调，完成下载、时钟和相机 + IMU 基础链路 bring
up。
3. Day 90：在标准前端板 + 后端主流算⼒平台上形成稳定演示链路，输出资源、时延和吞吐评估报
告。
⼯作⽅式
优先项⽬制，也可阶段性全职。
与算法、嵌⼊式 Linux、硬件团队按周推进评审和联调。
投递说明
请附 1-2 个代表性 FPGA 项⽬，以及⼀个你处理过的算法硬件化案例，并说明可到岗时间与合作⽅式。
工作地点
深圳盐田区沙头角保税区17栋942
公司信息
深圳北斗睿创科技咨询有限公司
未融资 · 20人以下 · 半导体/芯片
已审核
工商信息
企业名称 深圳北斗睿创科技咨询有限公司
企业类型 有限责任公司
法人代表 李佳
经营状态 存续
成立时间 2023-12-13
注册资本 3万元
认证资质
营业执照信息
