职位描述
数字芯片数字设计数字设计经理
工作职责:
1. 管理一数字电路设计工程师团队,负责招聘、指导、绩效评估和职业发展规划。
2. 根据市场需求主导产品SPEC和芯片架构讨论,负责关键模块及子系统的微架构定义与方案评审。
3. 主导或深度参与芯片项目的数字前端全流程,包括规格分解、方案制定、任务分配、进度跟踪与风险管控。
4. 确保团队交付的RTL代码在功能、性能、功耗、面积和可测性方面达到项目要求。
5. 与模拟、后端/版图、软件、系统架构团队紧密协作,确保产品设计的完整交付和跨部门合作顺畅。
6. 带领团队完成数字系统集成设计,跨时钟域和握手设计验证;模拟测试相关IP设计验证; LINT/CDC/RDC分析,综合及静态时序分析,时序优化设计。
职位要求:
1. 硕士及以上学历,微电子、通信、电子工程、计算机科学等相关专业。
2. 5~8年以上数字电路设计经验,其中至少3年以上团队管理或技术领导经验,有成功流片经验。
3. 精通数字电路设计流程,对芯片架构、时序分析、低功耗设计、可测性设计有深刻理解。
4. 精通Verilog/SystemVerilog,有复杂SoC模块或子系统设计经验。
5. 熟练掌握主流EDA工具(如VCS, Verdi, SpyGlass, DC和PT等),具备搭建和优化设计环境的能力。
6. 熟练使用Perl/Python/Tcl/Shell等脚本语言进行自动化设计。
7. 熟悉混合信号设计和射频基带算法及电路实现。
8. 出色的项目规划、执行和问题解决能力,能够在压力下高效工作。具备强烈的责任心和自驱力,对技术和产品质量有极高的追求。
1. 管理一数字电路设计工程师团队,负责招聘、指导、绩效评估和职业发展规划。
2. 根据市场需求主导产品SPEC和芯片架构讨论,负责关键模块及子系统的微架构定义与方案评审。
3. 主导或深度参与芯片项目的数字前端全流程,包括规格分解、方案制定、任务分配、进度跟踪与风险管控。
4. 确保团队交付的RTL代码在功能、性能、功耗、面积和可测性方面达到项目要求。
5. 与模拟、后端/版图、软件、系统架构团队紧密协作,确保产品设计的完整交付和跨部门合作顺畅。
6. 带领团队完成数字系统集成设计,跨时钟域和握手设计验证;模拟测试相关IP设计验证; LINT/CDC/RDC分析,综合及静态时序分析,时序优化设计。
职位要求:
1. 硕士及以上学历,微电子、通信、电子工程、计算机科学等相关专业。
2. 5~8年以上数字电路设计经验,其中至少3年以上团队管理或技术领导经验,有成功流片经验。
3. 精通数字电路设计流程,对芯片架构、时序分析、低功耗设计、可测性设计有深刻理解。
4. 精通Verilog/SystemVerilog,有复杂SoC模块或子系统设计经验。
5. 熟练掌握主流EDA工具(如VCS, Verdi, SpyGlass, DC和PT等),具备搭建和优化设计环境的能力。
6. 熟练使用Perl/Python/Tcl/Shell等脚本语言进行自动化设计。
7. 熟悉混合信号设计和射频基带算法及电路实现。
8. 出色的项目规划、执行和问题解决能力,能够在压力下高效工作。具备强烈的责任心和自驱力,对技术和产品质量有极高的追求。
工作地点
无锡新吴区天鹅座-C18楼

公司信息
公司介绍
江苏集萃智能集成电路设计技术研究所有限公司是江苏省产业技术研究院下属的由无锡高新区与集成电路领域***专家团队共建的研究所。研究所将围绕着集成电路设计核心技术的研发,集成电路设计优秀团队的引入和孵化,以及依靠资本力量扶持优秀集成电路领域创新企业等三个方面,开展高效的市场化运作;同时研究所还建设了集成电路产业服务平台,提供设计工具,测试,流片等一整套产业化服务。研究所期盼在集成电路领域拥有丰富成功经验的优秀人才的加入,共同为我国集成电路产业振兴,增强我国在集成电路领域的国际竞争力做出应有的贡献。
工商信息
企业名称 江苏珞珈聚芯集成电路设计有限公司
企业类型 有限责任公司
法人代表 阮昊
经营状态 存续
成立时间 2019-07-25
注册资本 1000万元
认证资质
营业执照信息

更新于 5月8日




